半导体组合结构及半导体工艺制造技术

本发明专利技术是关于一种半导体组合结构及半导体工艺。该半导体组合结构包括一基板、至少一导体、一挡墙部及一第一芯片。该基板具有至少一电性连接处。该导体位于该电性连接处上。该挡墙部用以顶抵该导体。该第一芯片具有至少一凸块。该第一芯片大致垂直该基板，且该凸块接触该导体。藉此，该凸块与该导体间的接合可靠度可提高，以确保该第一芯片与该基板间的电性连接。

【技术实现步骤摘要】
【专利摘要】本专利技术是关于一种半导体组合结构及半导体工艺。该半导体组合结构包括一基板、至少一导体、一挡墙部及一第一芯片。该基板具有至少一电性连接处。该导体位于该电性连接处上。该挡墙部用以顶抵该导体。该第一芯片具有至少一凸块。该第一芯片大致垂直该基板，且该凸块接触该导体。藉此，该凸块与该导体间的接合可靠度可提高，以确保该第一芯片与该基板间的电性连接。【专利说明】半导体组合结构及半导体工艺
本专利技术是关于一种半导体组合结构及半导体工艺。详言之，本专利技术是关于一种包含垂直式接合芯片的半导体组合结构及半导体工艺。
技术介绍
已知包含垂直式接合芯片的半导体组合结构的制造方法是将一垂直式芯片接合至一基板，其中该垂直式芯片的第一表面垂直该基板的一第一表面，且该垂直式芯片的第一表面具有芯片接垫，该基板的一第一表面具有基板接垫。该芯片接垫垂直该基板接垫，且二者十分靠近。接着，利用一焊料同时接触该芯片接垫及该基板接垫，以电性连接该芯片接垫及该基板接垫。此方式的缺点为可靠度低，因为该芯片接垫的位置必须非常靠近该垂直式芯片的下缘，才能使该焊料同时接触到该芯片接垫及该基板接垫。此外，该芯片接垫为垂直方向，当该焊料在高温时为可流动状态，其不容易附着至该芯片接垫上。为了改善上述问题，一种解决方案被提出。
技术实现思路
本揭露的一方面是关于一种半导体组合结构。在一实施例中，该半导体组合结构包括一基板、至少一导体、一挡墙部及一第一芯片。该基板具有一上表面及至少一电性连接处，该电性连接处位于该上表面上。该导体位于该电性连接处上。该挡墙部邻近于该基板，且用以顶抵该导体。该第一芯片具有一第一表面及至少一凸块，该凸块位于该第一芯片的该第一表面，该第一芯片的该第一表面大致垂直该基板的该上表面，该凸块接触该导体，且该凸块的材质与该导体的材质不同。因此，该凸块与该导体间的接合可靠度可提高，且确保该凸块与该电性连接处间的电性连接，同时确保该第一芯片与该基板间的电性连接。本揭露的另一方面是关于一种半导体组合结构。在一实施例中，该半导体组合结构包括一基板、至少一导体、一挡墙部及一第一芯片。该基板具有一上表面及至少一电性连接处。该导体位于该电性连接处上。该挡墙部邻近于该基板，且用以顶抵该导体。该第一芯片具有一第一表面、至少一凸块、一保护层、一接垫及一球下金属层。该保护层的一表面为该第一表面，该保护层具有一开口以显露部份该接垫，该球下金属层位于该保护层上及其开口中以接触该接垫，该接垫的材质为金，该凸块位于该球下金属层上，该第一芯片的该第一表面大致垂直该基板的该上表面，该凸块接触该导体。本揭露的另一方面是关于一种半导体工艺。在一实施例中，该半导体工艺包括以下步骤:(a)提供一基板，该基板具有一上表面及至少一电性连接处；(b)形成至少一导体于该电性连接处上；(C)形成一挡墙部邻近于该基板以顶抵该导体；(d)提供一第一芯片，该第一芯片具有一第一表面及至少一凸块，该凸块位于该第一芯片的该第一表面，且该凸块的材质与该导体的材质不同；(e)接合该第一芯片至该基板，其中，该第一芯片的该第一表面大致垂直该基板的该上表面，该凸块接触该导体；及(f)进行加热，使得该凸块熔化坍塌而附着至该导体上。【专利附图】【附图说明】图1显示本专利技术半导体组合结构的一实施例的剖视示意图。。图2显示图1的半导体组合结构中该导体及该第一电性连接处的俯视示意图。图3显示图1中区域A的放大示意图。图4显示图1中该第一芯片与该凸块的局部放大示意图。图5至图14显示本专利技术半导体工艺的一实施例的示意图。【具体实施方式】参考图1，显示本专利技术半导体组合结构的一实施例的剖视示意图。该半导体组合结构I包括一基板10、至少一导体12、一挡墙部14、一第一芯片16、一底胶(Underfill) 18、一第二芯片20、至少一第三芯片24、数个条第一导线22、数个条第二导线26及一封胶材料28。该基板10具有一上表面101、一下表面102、一第一电性连接处103及一第二电性连接处104，其中，该上表面101相对该下表面102，且该第一电性连接处103及该第二电性连接处104位于该上表面101上。在本实施例中，该第一电性连接处103及该第二电性连接处104为导电指(Finger)。该导体12位于该第一电性连接处103上。该导体12为可导电的材质，例如:金或铜。该挡墙部14邻近于该基板10，且用以顶抵该导体12。在本实施例中，该挡墙部14位于该电性连接处103上，且更覆盖该基板10的该上表面101。该挡墙部14的材质为不导电胶材，例如:聚酰亚胺(Polyimide, PI)、环氧树脂(Epoxy)或苯基环丁烯(Benzocyclobutene, BCB)。该第一芯片16具有一第一表面161、一第二表面162、一第三表面163及至少一凸块17。该第一表面161相对该第二表面162，且该第三表面163邻接该第一表面161及该第二表面162。该第一芯片16的该第一表面161是大致垂直该基板10的该上表面101,且该第一芯片16的该第三表面163是大致平行该基板10的该上表面101。亦即，该第一芯片16为一垂直式接合芯片。该凸块17位于该第一芯片16的该第一表面161,且其数目与位置对应该导体12,使得该凸块17接触该导体12。在本实施例中，该导体12的数目为6个，其分别位于6个第一电性连接处103上，因此，该第一芯片16具有6个凸块17，其中每一凸块17接触每一导体12。该凸块17的材质与该导体12的材质不同。在本实施例中，该凸块17的材质为锡。要注意的是，图1中的该凸块17并非一球体，因其已经历过加热步骤，而熔化坍塌且附着至该导体12上。该底胶18包覆该凸块17。在本实施例中，该第一芯片16的该第三表面163与该基板10的该上表面101有一缝隙,使得该底胶18可以从该第一芯片16的该第二表面162穿过该缝隙到该第一芯片16的该第一表面161而包覆该凸块17。且该底胶18与该挡墙部14的材质相异，更进一步说明，该挡墙部14的黏滞系数大于该底胶18的黏滞系数。该第二芯片20附着至该基板10且电性连接至该基板10，在本实施例中，该第二芯片20利用一黏胶层21黏附至该基板10的该上表面101上，且利用该等第一导线22电性连接至该基板10上的第二电性连接处104。该第三芯片24附着至该第二芯片20且电性连接至该第二芯片20。在本实施例中，该第三芯片24利用一黏胶层25黏附至该第二芯片20上，且利用该等第二导线26电性连接至该第二芯片20。较佳地,该第二芯片20为特殊应用积体电路(Application SpecificIntegrated Circuit, ASIC)芯片，而该第三芯片24为感测器(Sensor)。该封胶材料28位于该基板10的该上表面101，且包覆该第一芯片16、该底胶18、该第二芯片20、该第三芯片24、该等第一导线22及该等第二导线26。进一步说明，该封胶材料28与该挡墙部14及该底胶18直接接触。参考图2，显示图1的半导体组合结构中该导体及该第一电性连接处的俯视示意图。在本实施例中，该第一电性连接处103的长度L为60 iim，宽度W为30 iim。该导体12的最大宽度D为20 ii m。参考图3，显示本文档来自技高网...

【技术保护点】
一种半导体组合结构，包括：一基板，具有一上表面及至少一电性连接处，该电性连接处位于该上表面上；至少一导体，位于该电性连接处上；一挡墙部，邻近于该基板，且用以顶抵该导体；及一第一芯片，具有一第一表面及至少一凸块，该凸块位于该第一芯片的该第一表面，该第一芯片的该第一表面是大致垂直该基板的该上表面，该凸块接触该导体，且该凸块的材质与该导体的材质不同。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：萧友享，杨秉丰，叶勇谊，皮敦庆，陈银发，叶昶麟，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：