平板式半导体封装结构制造技术

本实用新型专利技术为一种平板式半导体封装结构，包含有胶合的第一基板及第二基板，第一基板设有第一层线路，第二基板设有第二层线路，而第一层线路与第二层线路通过填充有导电材料的第一导通孔电性连接；第二基板设有芯片；第一介电层覆盖第一层线路且具有开孔连通第一层线路；第二介电层覆盖第二层线路并具有多个第二导通孔分别连通第一层线路及芯片铝垫，且第二介电层表面设有第三层线路通过填充有导电材料的第二导通孔与第一层线路及芯片铝垫电性连接；第三介电层覆盖保护第三层线路。而芯片铝垫能通过第三层线路、第二层线路及第一层线路与其他外部电路形成导通电路，且不外露，提供更佳的耐冲击保护。

【技术实现步骤摘要】
平板式半导体封装结构
本技术为一种半导体封装结构，尤指一种平板式半导体封装结构。
技术介绍
半导体封装结构为一种通过外壳容纳、包覆一个或多个半导体元件或集成电路的结构，该外壳的材料可以是金属、塑料、玻璃或陶瓷。当半导体元件或集成电路从晶片上刻蚀出来并切割成独立的芯片后，通过半导体封装结构能将芯片包覆在其中，并提供一定的冲击及划伤保护，且能为芯片提供连接外部电路的接点，并能在芯片工作时将热量加速散去。请参阅图11至图16所示，一般的半导体封装结构先提供一载具90及一第二基板91，载具90的下表面设有对准图案901，如图11所示，该第二基板91具有一第一平面911、一第二平面912及至少一容置空间913，且将该第二基板91的第一平面911面向该载具90，并将该第二基板91第一表面911上的线路9111对准载具90的对准图案901，并设置于该载具90上。接着，如图12所示，将一芯片92容置在该第二基板91的容置空间913中，芯片上的铝垫对准载具90上的对准图案902，并接触该载具90，使得该芯片92上的铝垫921的表面与该第二基板91第一平面911上的线路9111位于同一平面上。如图13所示，进一步将一粘胶材料93灌入该第二基板91与该芯片92间的空隙，并覆盖该第二基板91的第二表面912，使得该芯片92能稳固地设置在该第二基板91的容置空间913中。如图14所示，接着，将一第一基板94设置在该第二基板91的第二表面912，且通过该粘胶材料93粘着在该第二基板91的第二表面912。此外，该第一基板94表面上的线路941与第二基板91第二表面912上的线路9121对准，并通过在该第一基板94表面的线路941与该第二基板91第二表面912的线路9121上分别涂布锡膏，再经过焊接程序，使两个线路经由锡膏连接并能做电性导通。如图15所示，然后，通过一薄刀95将该载具90剥除。如图16所示，最后，再制作线路，将芯片上的铝垫92及第二基板91第一表面911上的线路9111连接，并覆盖一层介电层作保护。然而，采用上述工艺方式制作的半导体封装结构，需要一个载具90，且载具90上需要制作对准图案901、902，若需要大量对芯片进行封装时，因半导体封装是通过对准图案的设置，使各个半导体元件能确切的设置于设计时预定的位置，该半导体成品才能使用，因此，上述工艺方式需要准备相当数量的载具90，才能进行半导体封装，且需要额外的工艺将第二基板91与载具90分离。此外，第一基板与第二基板间需通过4道工艺，使第一基板94以及第二基板91间具有导通的功效，且须两层焊接金属凸块，如此一来，等于做到6层线路，因此，上述的封装结构的工艺相当繁复。
技术实现思路
有鉴于上述现有技术的半导体封装结构，其所需要的工艺步骤非常繁复，本技术提供一种平板式半导体封装结构，不需要载具，且减少4层线路工艺，以及减少与载具的分离步骤，使工艺简化。该平板式半导体封装结构包含有：一第一基板；一第二基板，其形成有一容置孔；一第一胶层，其夹设于该第一基板与该第二基板之间，以粘合该第一基板及该第二基板；其中该第一基板背离该第二基板的表面形成有一第一层线路，而该第二基板背离该第一基板表面形成有一第二层线路；至少一第一导通孔，其贯穿该第一基板、第一胶层及该第二基板，且该至少一第一导通孔内填充有导电材料，而该第一层线路与该第二层线路通过填充有导电材料的至少一第一导通孔电性连接；一芯片，其设置于该第二基板的容置孔中，而该芯片背离该第一基板的表面形成有至少一铝垫；一第二胶层，其夹设于该芯片与该第二基板的容置孔内壁之间，以粘合该芯片与该第二基板；一第一介电层，其设置于该第一基板背离该第二基板的表面，且形成有至少一开孔，以连通该第一层线路；一第二介电层，其设置于该第二基板背离该第一基板的表面，且贯穿形成有多个第二导通孔，而该些第二导通孔分别连通该第二层线路及该芯片的铝垫，并于该些第二导通孔中填充有导电材料；其中该第二介电层背离该第二基板的表面形成有一第三层线路，且该第三层线路与该第二层线路及该芯片的铝垫通过填充有导电材料的该些第二导通孔电性连接；一第三介电层，其设置于该第二介电层背离该第二基板的表面，且覆盖该第三层线路。其中，该第一基板形成有一对准图案；该芯片对准该第一基板的对准图案设置。其中，该第一介电层的至少一开孔中进一步形成有一锡球或导电焊材，且该锡球或该导电焊材凸出该第一介电层的表面，而该锡球或该导电焊材通过该第一介电层的至少一开孔电性连接该第一层线路。其中，该第三介电层进一步贯穿形成有多个第三导通孔以连通该第三层线路，且该第三导通孔中填充有导电材料。其中，该第三介电层背离该第二介电层的表面进一步形成有一第四介电层；该第四介电层贯穿形成有多个开孔，以连通填充有导电材料的该些第三导通孔。其中，该芯片为一指纹识别芯片，且该芯片背离该第二基板的表面具有一感应区域；该第二介电层对应该感应区域的位置形成有一开孔，以连通该芯片的感应区域；该第三介电层为耐磨材料，并覆盖该第二介电层的开孔。通过本技术提供的平板式半导体封装结构，令该芯片可被完整的封装在结构内部不会外露，且该芯片的铝垫能通过填充有导电材料的该些第二导通孔电性连接至该第三层线路，再通过该第三层线路及其他填充有导电材料的第二导通孔电性连接至该第二层线路，进一步通过填充有导电材料的该第一导通孔电性连接至该第一层线路。如此一来，该芯片的铝垫便可通过该第一介电层的至少一开孔连通该第一层线路的部分与其他外部电路电性连接，且该芯片被完整封装在该平板式半导体封装结构中，未有外露部分，提供更佳的耐冲击保护。此外，本技术提供的平板式半导体封装结构，在制作过程中，不需要设置载具，且能减少多层线路工艺数量，以及减少与载具的分离步骤，使工艺简化。附图说明图1为本技术第一优选实施方案的剖面示意图。图2～图7为本技术第一优选实施方案的制作流程示意图。图8为本技术第二优选实施方案的剖面示意图。图9为本技术第三优选实施方案的剖面示意图。图10为本技术第四优选实施方案的剖面示意图。图11～图16为一般的半导体封装结构的制作流程示意图。代表图的符号简单说明:11第一基板111对准图案12第二基板121容置孔21第一胶层22第二胶层31第一导通孔32第二导通孔40芯片41铝垫51第一介电层511开孔52第二介电层53第三介电层61第一层线路62第二层线路63第三层线路70锡球。具体实施方式以下配合附图及本技术优选实施方案，进一步阐述本技术为达成预定目的所采取的技术手段。请参阅图1所示，本技术为一种平板式半导体封装结构，包含有一第一基板11、一第二基板12、一第一胶层21、至少一第一导通孔31、一芯片40、一第二胶层22、一第一介电层51、一第二介电层52及一第三介电层53。该第一基板11。该第二基板12形成有一容置孔121。该第一胶层21夹设于该第一基板11与该第二基板12之间，以粘合该第一基板11及该第二基板21。该第一基板11下表面形成有一第一层线路61，而该第二基板12上表面形成有一第二层线路62。该至少一第一导通孔31贯穿该第一基板11、该第一胶层21及该第二基板12中，且该至少一第一导通孔31内填充有本文档来自技高网...

【技术保护点】
一种平板式半导体封装结构，其特征在于，其包含有：一第一基板；一第二基板，其形成有一容置孔；一第一胶层，其夹设于该第一基板与该第二基板之间，以粘合该第一基板及该第二基板；其中该第一基板的下表面形成有一第一层线路，而该第二基板上表面形成有一第二层线路；至少一第一导通孔，其贯穿形成于该第二基板、第一胶层及该第一基板中，且该至少一第一导通孔内填充有导电材料，而该第一层线路与该第二层线路通过填充有导电材料的至少一第一导通孔电性连接；一芯片，其设置于该第二基板的容置孔中，而该芯片背离该第一基板的表面形成有至少一铝垫；一第二胶层，其夹设于该芯片与该第二基板的容置孔内壁之间，以粘合该芯片与该第二基板；一第一介电层，其设置于该第一基板背离该第二基板的表面，且形成有至少一开孔，以连通该第一层线路；一第二介电层，其设置于该第二基板的上表面，且贯穿形成有多个第二导通孔，而该些第二导通孔分别连通该第二层线路及该芯片的铝垫，并于该些第二导通孔中填充有导电材料；其中该第二介电层的上表面形成有一第三层线路，且该第三层线路与该第二层线路及该芯片的铝垫通过填充有导电材料的该些第二导通孔电性连接；一第三介电层，其设置于该第二介电层的上表面，且覆盖该第三层线路。...

【技术特征摘要】
1.一种平板式半导体封装结构，其特征在于，其包含有：一第一基板；一第二基板，其形成有一容置孔；一第一胶层，其夹设于该第一基板与该第二基板之间，以粘合该第一基板及该第二基板；其中该第一基板的下表面形成有一第一层线路，而该第二基板上表面形成有一第二层线路；至少一第一导通孔，其贯穿形成于该第二基板、第一胶层及该第一基板中，且该至少一第一导通孔内填充有导电材料，而该第一层线路与该第二层线路通过填充有导电材料的至少一第一导通孔电性连接；一芯片，其设置于该第二基板的容置孔中，而该芯片背离该第一基板的表面形成有至少一铝垫；一第二胶层，其夹设于该芯片与该第二基板的容置孔内壁之间，以粘合该芯片与该第二基板；一第一介电层，其设置于该第一基板背离该第二基板的表面，且形成有至少一开孔，以连通该第一层线路；一第二介电层，其设置于该第二基板的上表面，且贯穿形成有多个第二导通孔，而该些第二导通孔分别连通该第二层线路及该芯片的铝垫，并于该些第二导通孔中填充有导电材料；其中该第二介电层的上表面形成有一第三层线路，且该第三层线路与该第二层线路及该芯片的铝垫通过填充有导电材料的该些第二导通孔电性连接；一第三介电层，其设置于该第二介...

【专利技术属性】
技术研发人员：余昭庆，钟林达，袁禧霙，王东传，
申请(专利权)人：光合声科技股份有限公司，余昭庆，
类型：新型
国别省市：中国台湾,71