包括侧屏蔽部件的半导体封装制造技术

包括侧屏蔽部件的半导体封装。提供了一种制造半导体封装的方法。该方法包括以下步骤：提供封装基板条，所述封装基板条包括多个芯片安装区域、将所述多个芯片安装区域彼此连接的多个桥接区域以及设置在所述芯片安装区域之间的多个通缝。形成侧屏蔽部件，所述侧屏蔽部件包括填充所述通缝的下部分以及从下侧屏蔽部件向上延伸以从所述封装基板条伸出的上部分。将半导体芯片安装在所述芯片安装区域上。将模制图案形成在封装基板条上以覆盖所述半导体芯片并且使侧屏蔽部件的顶表面暴露。将顶屏蔽部件形成在所述模制图案上以与所述侧屏蔽部件接触。

【技术实现步骤摘要】
包括侧屏蔽部件的半导体封装
本公开的实施方式涉及半导体封装，并且更具体地，涉及包括侧屏蔽部件的半导体封装及其制造方法。
技术介绍
必须保护包括集成电路的半导体芯片(也被称为“半导体晶片”)不受电磁波的影响，所述电磁波可能影响集成电路的操作。另外，当半导体芯片操作时，集成电路会产生电磁波。电磁波也会影响人体。也就是说，从半导体芯片的集成电路生成的电磁波会影响其它半导体芯片、其它电子系统、或人体而引起其它半导体芯片或其它电子系统的故障或使人生病。因此，有必要屏蔽半导体芯片(或电子系统)，使得从半导体芯片(或电子系统)生成的电磁波或高频噪声不从半导体芯片传播出来。近来，随着更轻、更小、更快、多功能和更高性能的电子系统的发展，对可穿戴电子设备和移动设备的需求日益增长。因此，对电子产品(诸如，半导体封装)屏蔽电磁干扰(下文中，被称为“EMI”)变得越来越重要。
技术实现思路
根据实施方式，提供了一种制造半导体封装的方法。该方法包括以下步骤：提供封装基板条(packagesubstratestrip)，所述封装基板条包括多个芯片安装区域、将多个芯片安装区域彼此连接的多个桥接区域以及设置在所述多个芯片安装区域之间的多个通缝(throughslit)。利用导电材料填充通缝以形成第一侧屏蔽部件。将第二侧屏蔽部件形成为与第一侧屏蔽部件垂直对齐。将第二侧屏蔽部件形成为从封装基板条向上伸出。将多个半导体芯片安装在多个芯片安装区域上。将模制图案形成在封装基板条上以覆盖所述多个半导体芯片并且使第二侧屏蔽部件的顶表面暴露。将顶屏蔽部件形成在模制图案上以连接至第二侧屏蔽部件。将包括顶屏蔽部件的封装基板条沿着第一侧屏蔽部件和第二侧屏蔽部件的中心区域切割以提供彼此分开的多个单位半导体封装。根据另一实施方式，提供了一种制造半导体封装的方法。该方法包括以下步骤：提供封装基板条，所述封装基板条包括多个芯片安装区域、将多个芯片安装区域彼此连接的多个桥接区域以及设置在所述多个芯片安装区域之间的多个通缝。形成包括下侧屏蔽部件和上侧屏蔽部件的侧屏蔽部件。将下侧屏蔽部件形成为填充所述通缝，并且将上侧屏蔽部件形成为从下侧屏蔽部件向上延伸并且从封装基板条伸出。将多个半导体芯片安装在多个芯片安装区域上。将模制图案形成在封装基板条上以覆盖所述多个半导体芯片并且以使侧屏蔽部件的顶表面暴露。将顶屏蔽部件形成在模制图案上以连接至侧屏蔽部件。沿着侧屏蔽部件的中心区域切割包括顶屏蔽部件的封装基板条以提供彼此分开的多个单位半导体封装。根据另一实施方式，一种半导体封装包括封装基板条。所述封装基板条包括多个芯片安装区域、将多个芯片安装区域彼此连接的多个桥接区域以及设置在所述多个芯片安装区域之间的多个通缝。包括导电材料的第一侧屏蔽部件被设置成填充所述通缝。第二侧屏蔽部件被设置成与第一侧屏蔽部件垂直交叠并且从所述封装基板条向上伸出。多个半导体芯片被安装在多个芯片安装区域上。模制图案被设置在封装基板条上以覆盖所述多个半导体芯片并且使第二侧屏蔽部件的顶表面暴露。顶屏蔽部件被设置成覆盖模制图案并且与第二侧屏蔽部件的顶表面接触。根据另一实施方式，一种半导体封装包括封装基板，所述封装基板包括芯片安装区域、限定芯片安装区域的多个通缝以及沿着芯片安装区域的外周设置在通缝之间的多个桥接区域。由导电材料构成的第一侧屏蔽部件填充所述通缝以水平地对所述芯片安装区域进行屏蔽。第二侧屏蔽部件与第一侧屏蔽部件垂直交叠以从所述封装基板向上伸出。半导体芯片被安装在芯片安装区域上。模制图案被设置在封装基板上以覆盖半导体芯片并且使第二侧屏蔽部件的顶表面暴露。顶屏蔽部件覆盖模制图案并且与第二侧屏蔽部件的顶表面接触。根据另一实施方式，一种半导体封装包括封装基板条，所述封装基板条包括多个芯片安装区域、将多个芯片安装区域彼此连接的多个桥接区域以及设置在所述多个芯片安装区域之间的多个通缝。侧屏蔽部件包括下侧屏蔽部件和上侧屏蔽部件。下侧屏蔽部件填充所述通缝，并且上侧屏蔽部件从下侧屏蔽部件向上延伸以从封装基板条伸出。多个半导体芯片被安装在多个芯片安装区域上。模制图案被设置在封装基板条上以覆盖所述多个半导体芯片并且使侧屏蔽部件的顶表面暴露。顶屏蔽部件被设置在模制图案上以与侧屏蔽部件的顶表面接触。根据另一实施方式，一种半导体封装包括封装基板，所述封装基板包括芯片安装区域、限定芯片安装区域的多个通缝、设置在通缝之间的多个桥接区域以及穿透桥接区域中的每一个的边缘屏蔽柱。提供了包括下侧屏蔽部件和上侧屏蔽部件的侧屏蔽部件。下侧屏蔽部件填充所述通缝，并且上侧屏蔽部件从下侧屏蔽部件向上延伸以从封装基板伸出。半导体芯片被安装在芯片安装区域上。模制图案被设置在封装基板上以覆盖半导体芯片并且使侧屏蔽部件的顶表面暴露。顶屏蔽部件被设置在模制图案上以与侧屏蔽部件的顶表面接触。根据另一实施方式，一种存储卡包括半导体封装。该半导体封装包括封装基板条。所述封装基板条包括多个芯片安装区域、将多个芯片安装区域彼此连接的多个桥接区域以及设置在所述多个芯片安装区域之间的多个通缝。由导电材料构成的第一侧屏蔽部件被设置成填充所述通缝。第二侧屏蔽部件被设置成与第一侧屏蔽部件垂直交叠并且从所述封装基板条向上伸出。多个半导体芯片被安装在多个芯片安装区域上。模制图案被设置在封装基板条上以覆盖所述多个半导体芯片并且使第二侧屏蔽部件的顶表面暴露。顶屏蔽部件被设置成覆盖模制图案并且与第二侧屏蔽部件的顶表面接触。根据另一实施方式，一种存储卡包括半导体封装。该半导体封装包括封装基板，所述封装基板包括芯片安装区域、限定芯片安装区域的多个通缝以及沿着芯片安装区域的外周设置在通缝之间的多个桥接区域。由导电材料构成的第一侧屏蔽部件填充所述通缝以水平地对所述芯片安装区域进行屏蔽。第二侧屏蔽部件与第一侧屏蔽部件垂直交叠以从所述封装基板向上伸出。半导体芯片被安装在芯片安装区域上。模制图案被设置在封装基板上以覆盖半导体芯片并且使第二侧屏蔽部件的顶表面暴露。顶屏蔽部件覆盖模制图案并且与第二侧屏蔽部件的顶表面接触。根据另一实施方式，一种存储卡包括半导体封装。该半导体封装包括封装基板条，所述封装基板条包括多个芯片安装区域、将多个芯片安装区域彼此连接的多个桥接区域以及设置在所述多个芯片安装区域之间的多个通缝。侧屏蔽部件包括下侧屏蔽部件和上侧屏蔽部件。下侧屏蔽部件填充所述通缝，并且上侧屏蔽部件从下侧屏蔽部件向上延伸以从封装基板条伸出。多个半导体芯片被安装在多个芯片安装区域上。模制图案被设置在封装基板条上以覆盖所述多个半导体芯片并且使侧屏蔽部件的顶表面暴露。顶屏蔽部件被设置在模制图案上以与侧屏蔽部件的顶表面接触。根据另一实施方式，一种存储卡包括半导体封装。该半导体封装包括封装基板，所述封装基板包括芯片安装区域、限定芯片安装区域的多个通缝、设置在通缝之间的多个桥接区域以及穿透桥接区域中的每一个的边缘屏蔽柱。提供了包括下侧屏蔽部件和上侧屏蔽部件的侧屏蔽部件。下侧屏蔽部件填充所述通缝，并且上侧屏蔽部件从下侧屏蔽部件向上延伸以从封装基板伸出。半导体芯片被安装在芯片安装区域上。模制图案被设置在封装基板上以覆盖半导体芯片并且使侧屏蔽部件的顶表面暴露。顶屏蔽部件被设置在模制图案上以与侧屏蔽部件的顶表面接触。根据另一实施方本文档来自技高网...

【技术保护点】
一种半导体封装，所述半导体封装包括：封装基板条，所述封装基板条包括多个芯片安装区域、将所述多个芯片安装区域彼此连接的多个桥接区域以及设置在所述多个芯片安装区域之间的多个通缝；第一侧屏蔽部件，所述第一侧屏蔽部件由填充所述通缝的导电材料构成；第二侧屏蔽部件，所述第二侧屏蔽部件与所述第一侧屏蔽部件垂直交叠以从所述封装基板条向上伸出；多个半导体芯片，所述多个半导体芯片被安装在所述多个芯片安装区域上；模制图案，所述模制图案被设置在所述封装基板条上以覆盖所述多个半导体芯片并且使所述第二侧屏蔽部件的顶表面暴露；以及顶屏蔽部件，所述顶屏蔽部件覆盖所述模制图案并且与所述第二侧屏蔽部件的所述顶表面接触。

【技术特征摘要】
2015.12.08 KR 10-2015-01743651.一种半导体封装，所述半导体封装包括：封装基板条，所述封装基板条包括多个芯片安装区域、将所述多个芯片安装区域彼此连接的多个桥接区域以及设置在所述多个芯片安装区域之间的多个通缝；第一侧屏蔽部件，所述第一侧屏蔽部件由填充所述通缝的导电材料构成；第二侧屏蔽部件，所述第二侧屏蔽部件与所述第一侧屏蔽部件垂直交叠以从所述封装基板条向上伸出；多个半导体芯片，所述多个半导体芯片被安装在所述多个芯片安装区域上；模制图案，所述模制图案被设置在所述封装基板条上以覆盖所述多个半导体芯片并且使所述第二侧屏蔽部件的顶表面暴露；以及顶屏蔽部件，所述顶屏蔽部件覆盖所述模制图案并且与所述第二侧屏蔽部件的所述顶表面接触。2.根据权利要求1所述的半导体封装，其中，所述通缝被设置成穿透所述多个芯片安装区域之间的所述封装基板条；并且其中，所述桥接区域中的每一个被设置在两个相邻的通缝之间。3.根据权利要求1所述的半导体封装，其中，所述多个芯片安装区域中的每一个在平面图中具有矩形形状；并且其中，所述桥接区域位于所述多个芯片安装区域的四个拐角边缘处。4.根据权利要求1所述的半导体封装，其中，所述桥接区域中的每一个包括：桥接主体层，所述桥接主体层由介电材料构成；以及第一桥接迹线图案，所述第一桥接迹线图案被设置在所述桥接主体层的第一表面上以与所述第一侧屏蔽部件接触，其中，所述第一桥接迹线图案被接地。5.根据权利要求4所述的半导体封装，其中，所述第一桥接迹线图案与所述第一侧屏蔽部件的延伸交叠并且与所述第一侧屏蔽部件的延伸接触。6.根据权利要求4所述的半导体封装，其中，所述桥接区域中的每一个还包括设置在所述桥接主体层的与所述第一桥接迹线图案相反的第二表面上的第二桥接迹线图案。7.根据权利要求4所述的半导体封装，其中，所述封装基板条还包括边缘屏蔽柱，所述边缘屏蔽柱穿透与所述封装基板条的在所述桥接区域与所述芯片安装区域之间的部分对应的封装基板主体，以在水平方向上对所述芯片安装区域部分地进行屏蔽。8.根据权利要求7所述的半导体封装，其中，所述封装基板主体中的每一个中的所述边缘屏蔽柱被电连接至所述第一桥接迹线图案。9.根据权利要求7所述的半导体封装，其中，所述封装基板主体中的每一个中的所述边缘屏蔽柱排列成至少两列；并且其中，两个相邻列中的所述边缘屏蔽柱沿着与所述列平行的方向以锯齿形方式排列。10.根据权利要求7所述的半导体封装，其中，所述封装基板主体中的每一个中的所述边缘屏蔽柱排列成一列以彼此接触。11.根据权利要求4所述的半导体封装，其中，所述封装基板条还包括边缘屏蔽柱，所述边缘屏蔽柱穿透所述桥接主体层以在水平方向上对所述芯片安装区域部分地进行屏蔽。12.根据权利要求1所述的半导体封装，其中，所述第一侧屏蔽部件包括第一导电粘合剂；并且其中，所述第二侧屏蔽部件包括与所述第一导电粘合剂不同的第二导电粘合剂。13.根...

【专利技术属性】
技术研发人员：赵哲浩，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR