【技术实现步骤摘要】
本公开涉及半导体技术，具体地，涉及一种包括凸块的封装装置及其制造方法。
技术介绍
1、封装装置可包括封装有半导体装置或集成电路装置的装置。随着半导体装置的性能、半导体装置的集成度和半导体装置的速度增加并且半导体装置的尺寸减小，半导体装置所需的用于互连的连接端子或输入/输出(i/o)端子的数量增加。因此，采用导电凸块作为半导体装置的连接元件。例如，采用导电凸块作为高带宽存储器产品的连接元件。随着凸块的数量和密度增加，凸块的尺寸减小。随着凸块的尺寸减小，可能发生凸块从半导体装置脱离而没有维持凸块联接到半导体装置的状态的故障。
技术实现思路
1、实施方式可提出一种制造封装装置的方法，该方法包括以下步骤：在包括第一连接焊盘和第二连接焊盘的封装基座上形成覆盖封装基座并暴露第一连接焊盘和第二连接焊盘的介电层；形成覆盖介电层以及第一连接焊盘和第二连接焊盘的下层；形成与介电层交叠的多个虚设凸块；形成填充虚设凸块之间的区域的密封图案；以及通过去除下层的暴露并且不与密封图案交叠的部分来形成设置有多个虚设凸块的第一下层图案。
2、实施方式可提出一种封装装置，该封装装置包括：第一连接焊盘和第二连接焊盘，其设置在封装基座中；介电层，其覆盖封装基座并且暴露第一连接焊盘和第二连接焊盘；第一下层图案，其形成在介电层上；以及多个虚设凸块，其设置在第一下层图案上。
【技术保护点】
1.一种制造封装装置的方法，该方法包括以下步骤：
2.根据权利要求1所述的方法，其中，
3.根据权利要求2所述的方法，其中，所述密封图案进一步延伸以覆盖所述虚设凸块并且使所述连接凸块和所述连接凸块之间的区域敞开。
4.根据权利要求2所述的方法，其中，在通过利用所述密封图案覆盖所述虚设凸块和所述连接凸块来密封所述虚设凸块和所述连接凸块时，所述密封图案进一步在所述虚设凸块之一与所述连接凸块之一之间以及所述连接凸块之间提供开口。
5.根据权利要求2所述的方法，其中，形成所述虚设凸块和所述连接凸块的步骤包括以下步骤：
6.根据权利要求5所述的方法，该方法还包括以下步骤：在形成所述密封图案之前，去除所述掩模图案。
7.根据权利要求1所述的方法，其中，所述第一下层图案被形成为将所述多个虚设凸块互连。
8.根据权利要求1所述的方法，其中，所述第一下层图案被形成为结合到所述介电层并且与所述第一连接焊盘和所述第二连接焊盘电隔离。
9.根据权利要求1所述的方法，其中，所述下层包括凸块下冶金UBM层。>
10.根据权利要求1所述的方法，其中，所述封装基座包括半导体基板或印刷电路板PCB。
11.一种封装装置，该封装装置包括：
12.根据权利要求11所述的封装装置，其中，所述虚设凸块通过所述第一下层图案来互连。
13.根据权利要求11所述的封装装置，其中，
14.根据权利要求11所述的封装装置，该封装装置还包括：
15.根据权利要求14所述的封装装置，其中，所述第二下层图案包括远离所述连接凸块突出的突出部分。
16.根据权利要求14所述的封装装置，其中，所述第一下层图案和所述第二下层图案包括凸块下冶金UBM层。
17.根据权利要求14所述的封装装置，其中，所述封装基座包括半导体基板或印刷电路板PCB。
...【技术特征摘要】
1.一种制造封装装置的方法，该方法包括以下步骤：
2.根据权利要求1所述的方法，其中，
3.根据权利要求2所述的方法，其中，所述密封图案进一步延伸以覆盖所述虚设凸块并且使所述连接凸块和所述连接凸块之间的区域敞开。
4.根据权利要求2所述的方法，其中，在通过利用所述密封图案覆盖所述虚设凸块和所述连接凸块来密封所述虚设凸块和所述连接凸块时，所述密封图案进一步在所述虚设凸块之一与所述连接凸块之一之间以及所述连接凸块之间提供开口。
5.根据权利要求2所述的方法，其中，形成所述虚设凸块和所述连接凸块的步骤包括以下步骤：
6.根据权利要求5所述的方法，该方法还包括以下步骤：在形成所述密封图案之前，去除所述掩模图案。
7.根据权利要求1所述的方法，其中，所述第一下层图案被形成为将所述多个虚设凸块互连。
8.根据权利要求1所述的方法，其中，所述第一下层图案被形成为结合...
【专利技术属性】
技术研发人员：李在埈，金钟延，金钟薰，杨周宪，李美仙，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。