半导体封装结构及其制作方法技术

本发明专利技术提供一种半导体封装结构及其制作方法。其制作方法包括以下步骤。提供封装基材。封装基材包括介电层与连接介电层的金属层。图案化金属层，以形成图案化线路层。图案化线路层包括多个彼此分离的接垫。形成第一封装胶体于介电层上，并填充于这些接垫之间，以形成预铸模导线层。移除其中一个接垫或部分介电层，以形成第一开口。配置芯片于第一开口内，并使芯片电性连接预铸模导线层。形成第二封装胶体于介电层或预铸模导线层上，以包覆芯片。本发明专利技术能制作得到整体厚度较薄且具有良好的结构强度的半导体封装结构。

Semiconductor packaging structure and manufacturing method thereof

The invention provides a semiconductor packaging structure and a manufacturing method thereof. The manufacturing method comprises the following steps. Provide packaging substrate. The packaging substrate includes a dielectric layer and a metal layer to connect the dielectric layer. Patterning a metal layer to form a patterned circuit layer. The patterned circuit layer includes a plurality of pads separated from each other. A first encapsulation colloid is formed on the dielectric layer and is filled between the pads to form a pre cast wire layer. One of the pads or a portion of dielectric layer is removed to form a first opening. The chip is arranged in the first opening and the chip is electrically connected with the pre molding lead layer. A second encapsulation colloid is formed on the dielectric layer or the pre molded wire layer to cover the chip. The invention can produce a semiconductor packaging structure with thinner overall thickness and good structural strength.

【技术实现步骤摘要】
半导体封装结构及其制作方法
本专利技术涉及一种封装结构及其制作方法，尤其涉及一种半导体封装结构及其制作方法。
技术介绍
在半导体产业中，集成电路(IC)的生产主要可分为三个阶段：集成电路的设计、集成电路的制作以及集成电路的封装。在晶圆的集成电路制作完成之后，晶圆的主动面配置有多个接垫。最后，由晶圆切割所得的裸芯片可通过接垫，电性连接于承载器(carrier)。通常而言，承载器可以是导线架(leadframe)、基板(substrate)或印刷电路板(printedcircuitboard)，而芯片可通过打线接合(wirebonding)或覆晶接合(flipchipbonding)等方式连接至承载器上，以使芯片的接垫与承载器的接点电性连接，进而构成芯片封装体。芯片封装体的整体厚度例如是封装胶体的厚度、承载器的厚度以及外部端子的高度的总和。为满足芯片封装体微型化(miniaturization)的发展需求，常见的作法是降低承载器的厚度。然而，承载器的厚度缩减有限，且会对其结构刚性造成影响。
技术实现思路
本专利技术提供一种半导体封装结构的制作方法，其能制作得到整体厚度较薄且具有良好的结构强度的半导体封装结构。本专利技术提供一种半导体封装结构，其整体厚度较薄，且具有良好的结构强度。本专利技术提出一种半导体封装结构的制作方法，其包括以下步骤。提供封装基材。封装基材包括介电层与连接介电层的金属层。图案化金属层，以形成图案化线路层。图案化线路层包括多个彼此分离的接垫。形成第一封装胶体于介电层上，并使第一封装胶体填充于这些接垫之间，以形成预铸模导线层。移除其中一个接垫或部分介电层，以形成第一开口。配置芯片于第一开口内，并使芯片电性连接预铸模导线层。形成第二封装胶体于介电层或预铸模导线层上，使第二封装胶体包覆芯片。在本专利技术的一实施例中，上述的在移除其中一个接垫之后，第一开口暴露出部分介电层，且芯片配置于介电层上。在本专利技术的一实施例中，上述的半导体封装结构的制作方法还包括以下步骤。移除部分介电层，以形成多个第二开口。这些第二开口暴露出部分预铸模导线层。形成多个外部连接端子于这些第二开口内，并使这些外部连接端子电性连接预铸模导线层。在本专利技术的一实施例中，上述的芯片以多条导线电性接合预铸模导线层的图案化线路层。在本专利技术的一实施例中，上述的在移除部分介电层之后，第一开口暴露出部分预铸模导线层，且芯片配置于预铸模导线层上。在本专利技术的一实施例中，上述的半导体封装结构的制作方法还包括在移除部分介电层时，形成多个第二开口。在本专利技术的一实施例中，上述的芯片以多条导线通过这些第二开口电性接合于预铸模导线层。本专利技术提出一种半导体封装结构，其包括预铸模导线层、介电层、芯片以及第二封装胶体。预铸模导线层包括图案化线路层与第一封装胶体。图案化线路层包括多个彼此分离的接垫。第一封装胶体填充于这些接垫之间。介电层连接预铸模导线层，其中预铸模导线层或介电层具有第一开口。芯片配置于第一开口内，并且电性连接预铸模导线层。第二封装胶体配置于介电层或预铸模导线层上，且包覆芯片。在本专利技术的一实施例中，上述的预铸模导线层具有第一开口。第一开口暴露出部分介电层，且芯片配置于介电层上。在本专利技术的一实施例中，上述的半导体封装结构还包括多个外部连接端子。介电层具有多个第二开口，以暴露出部分预铸模导线层，其中这些外部连接端子分别配置于这些第二开口内，并与预铸模导线层电性连接。在本专利技术的一实施例中，上述的介电层具有第一开口。第一开口暴露出部分预铸模导线层，且芯片配置于预铸模导线层上。在本专利技术的一实施例中，上述的介电层具有多个第二开口，且芯片以多条导线通过这些第二开口电性接合于预铸模导线层。基于上述，本专利技术的半导体封装结构的制作方法是使金属层与介电层相连接，并利用第一封装胶体包覆图案化后之金属层(即图案化线路层)。因此，图案化线路层的厚度可大幅缩减，并藉由介电层与第一封装胶体的支撑来提高结构刚性。反观现有的导线架需维持一定的厚度，否则容易因结构刚性的不足而弯曲变形。在使芯片通过打线接合的方式电性连接于预铸模导线层的过程中，图案化线路层可受到介电层与第一封装胶体的支撑而不易弯曲变形，故能提高导线与图案化线路层之间的接合精度及强度，并且确保芯片与图案化线路层之间的电性连接关系。另一方面，由于芯片可埋设于预铸模导线层或介电层的第一开口内，因此有助于缩减半导体封装结构的整体厚度，以符合薄型化的发展需求。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至图1G是本专利技术一实施例的半导体封装结构的制作方法的剖面示意图；图2A至图2F是本专利技术另一实施例的半导体封装结构的制作方法的剖面示意图。附图标记：100、100A：半导体封装结构102、103：预铸模导线层102a、111d：第一开口110：封装基材111：介电层111a、111c：表面111b、111e：第二开口112：金属层113、114：图案化线路层115、116：接垫115a、116a：第一端面115b、116b：第二端面120：第一封装胶体130：芯片131：主动表面132：背表面140：导线150：第二封装胶体160：外部连接端子具体实施方式图1A至图1G是本专利技术一实施例的半导体封装结构的制作方法的剖面示意图。首先，请参考图1A，提供封装基材110。封装基材110包括介电层111以及金属层112，其中金属层112与介电层111相连接。在本实施例中，介电层111的材质可以是聚乙烯对苯二甲酸酯(polyethyleneterephthalate,PET)、聚酰亚胺(Polyimide,PI)、聚醚(polyethersulfone,PES)或碳酸脂(polycarbonate,PC)，或者是其他的可挠性材料。金属层112的材质可以是铜、铝、金、银、镍或前述金属的合金。接着，请参考图1B，例如以光微影蚀刻技术图案化金属层112，以形成图案化线路层113。在本实施例中，图案化线路层113包括多个彼此分离的接垫115，并暴露出部分介电层111。接着，请参考图1C，形成第一封装胶体120于介电层111上，并使第一封装胶体120填充于这些接垫115之间，以形成预铸模导线层102。在本实施例中，由于图案化线路层113与介电层111相连接，且被第一封装胶体120所包覆，因此图案化线路层113的厚度可大幅缩减，并藉由介电层111与第一封装胶体120的支撑以提高结构刚性。反观现有的导线架需维持一定的厚度，否则容易因结构刚性的不足而弯曲变形。另一方面，各个接垫115相对远离介电层111的表面可暴露于第一封装胶体120。如图1C所示，各个接垫115的厚度例如是与第一封装胶体120的厚度相等。接着，请参考图1D，例如以蚀刻的方式移除其中一个接垫115，以形成第一开口102a，进而暴露出部分介电层111的表面111a。接着，请参考图1E，例如通过曝光显影、镭射或机械钻孔等方式移除部分介电层111，以于介电层111的表面111c上形成多个第二开口111b。这些第二开口111b暴露出部分预铸模导线层102，且分别对应于这些接垫115。详细而言，各个接垫115具有第一端面115a以及相对于第一端面115a的第二端本文档来自技高网...

【技术保护点】
一种半导体封装结构的制作方法，其特征在于，包括：提供封装基材，所述封装基材包括介电层与连接所述介电层的金属层；图案化所述金属层，以形成图案化线路层，所述图案化线路层包括多个彼此分离的接垫；形成第一封装胶体于所述介电层上，并使所述第一封装胶体填充于所述多个接垫之间，以形成预铸模导线层；移除其中一所述接垫或部分所述介电层，以形成第一开口；配置芯片于所述第一开口内，并使所述芯片电性连接所述预铸模导线层；以及形成第二封装胶体于所述介电层或所述预铸模导线层上，使所述第二封装胶体包覆所述芯片。

【技术特征摘要】
2015.12.11 TW 1041416481.一种半导体封装结构的制作方法，其特征在于，包括：提供封装基材，所述封装基材包括介电层与连接所述介电层的金属层；图案化所述金属层，以形成图案化线路层，所述图案化线路层包括多个彼此分离的接垫；形成第一封装胶体于所述介电层上，并使所述第一封装胶体填充于所述多个接垫之间，以形成预铸模导线层；移除其中一所述接垫或部分所述介电层，以形成第一开口；配置芯片于所述第一开口内，并使所述芯片电性连接所述预铸模导线层；以及形成第二封装胶体于所述介电层或所述预铸模导线层上，使所述第二封装胶体包覆所述芯片。2.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，在移除其中一所述接垫之后，所述第一开口暴露出部分所述介电层，且所述芯片配置于所述介电层上。3.根据权利要求2所述的半导体封装结构的制作方法，其特征在于，还包括：移除部分所述介电层，以形成多个第二开口，所述多个第二开口暴露出部分所述预铸模导线层；以及形成多个外部连接端子于所述多个第二开口内，并使所述多个外部连接端子电性连接所述预铸模导线层。4.根据权利要求2所述的半导体封装结构的制作方法，其特征在于，所述芯片以多条导线电性接合所述预铸模导线层的所述图案化线路层。5.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，在移除部分所述介电层之后，所述第一开口暴露出部分所述预铸模导线层，且所述芯片配置于所述预铸模导线层上。6.根据权利要求5所述的半导体封装结构的制作方法，其特征在于，...

【专利技术属性】
技术研发人员：陈宪章，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：中国台湾,71