半导体封装系统和相关方法技术方案
Semiconductor packaging system and related methods
Embodiments of the present invention include a substrate, a housing coupled to the substrate, and a plurality of crimping pins. The plurality of crimping contact pins can be fixedly coupled with the housing. The plurality of crimping pins may have at least one locking part of the locking portion from the plurality of crimping pins extending into the side of the housing, and a plurality of crimping pins can be electrically coupled and mechanically coupled to the substrate.
【技术实现步骤摘要】
半导体封装系统和相关方法相关专利申请的交叉引用本专利申请是Yao等人于2016年4月22日提交的、名称为“SemiconductorPackageSystemandRelatedMethods”(半导体封装系统和相关方法)的目前待审的较早美国实用专利申请序列号15136605的部分继续申请，该实用专利申请要求Yao等人在2015年12月15日提交的、名称为“SemiconductorPackageSystemandRelatedMethods”(半导体封装系统和相关方法)的目前待审的美国临时专利申请序列号62/267,349的的权益，所述专利申请中的每一篇的公开内容据此以引用方式整体并入本文。
技术介绍
1.
本文件的各方面整体涉及半导体，诸如功率集成模块。更具体的实施方式涉及用于连接印刷电路板的压接插针。2.
技术介绍
通常，为了将衬底连接至另一个电路板，会使用压接插针。常规制造方法包括使用夹具，该夹具用于在焊接过程期间将插针保持在衬底上的固定位置中。在焊接之后，壳体通常独立于插针进行附接。
技术实现思路
本专利技术提供了半导体封装的实施方式，所述实施方式可包括：衬底、...
【技术保护点】
一种半导体封装，包括：衬底；壳体，所述壳体耦接至所述衬底；以及多个压接插针；其中所述压接插针塑封到所述壳体中且与所述壳体固定地耦接；并且其中所述插针电耦接和机械耦接至所述衬底。
【技术特征摘要】
2015.12.15 US 62/267,349;2016.04.22 US 15/136,605;1.一种半导体封装，包括：衬底；壳体，所述壳体耦接至所述衬底；以及多个压接插针；其中所述压接插针塑封到所述壳体中且与所述壳体固定地耦接；并且其中所述插针电耦接和机械耦接至所述衬底。2.根据权利要求1所述的半导体封装，其中所述壳体包括开口，所述壳体包括从所述开口的一侧延伸到所述开口的另一侧的支柱，以及在所述支柱的一侧上从所述支柱延伸的第一组多个指状物和从所述支柱的相对一侧延伸的第二组多个指状物。3.根据权利要求2所述的半导体封装，还包括耦接至所述壳体的盖，所述盖包括穿过所述盖的多个开口，所述多个开口被构造成接纳所述多个插针。4.根据权利要求1所述的半导体封装，其中所述壳体包括盖，所述多个插针塑封到所述盖中且固定地耦接至所述盖，所述盖包括穿过所述盖的灌封开口。5.根据权利要求4所述的封装，其中所述壳体被构造成固定地耦接在所述盖的一个或多个边缘上方以及所述衬底的至少一部分上方。6.根据权利要求5所述的封装，其中所述壳体包括多个锁定突出，所述多个锁定突出与...
【专利技术属性】
技术研发人员：A·普拉扎卡莫，周志雄，姚玉双，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。