一种电力电子器件的板级埋入封装结构及封装方法技术

本发明专利技术实施例公开了一种电力电子器件的板级埋入封装结构及封装方法，其中所述电力电子器件的板级埋入封装结构包括：芯片载体和芯片，所述芯片的背面与所述芯片载体的表面键合，芯片载体的表面上还压合有第一半固化片，第一半固化片与芯片对应位置具有第一开孔以露出所述芯片；第一半固化片上压合有芯板，芯板与芯片对应位置具有第二开孔以露出所述芯片，芯片和芯板上压合有第二半固化片，第二半固化片的对应所述电极的区域具有第三开孔以露出所述芯片的电极；所述芯片上依次形成有再布线层和阻焊层。本发明专利技术使得大功率电力电子器件在高开关频率下的损耗降低，散热性能更好。

Board level embedded encapsulation structure and packaging method for power electronic device

The embodiment of the invention discloses a board level power electronic devices with embedded encapsulation method and structure, and board the power electronic devices with embedded package structure comprises a chip carrier and chip, the chip on the back surface of the keys and the chip carrier, the surface of the chip carrier is also pressing there is a half solidified plate, corresponding to the location of the first half cured with the chip has a first opening to expose the chip; core plate is pressed with the half solidified sheet, corresponding to the position of the core plate and the chip has second openings to expose the chip, and the chip core plate is pressed with the second semi curing film the second half solidified sheet of the electrode region has third electrode openings to expose the chip; re wiring layer and the solder layer are sequentially formed on the chip. The invention reduces the loss of the high-power power electronic device at the high switching frequency and has better heat radiation performance.

【技术实现步骤摘要】
一种电力电子器件的板级埋入封装结构及封装方法
本专利技术涉及封装
，具体涉及一种电力电子器件的板级埋入封装结构及封装方法。
技术介绍
随着半导体制造工艺的进步，对电力电子设备容量增大的需求以及对电力电子器件的性能和功率要求也越来越高，由此产生了耐高压、大功率的电力电子器件。大功率电力电子器件具有耐压高、电流大、开关频率高、动态压降小等优越性能，越来越多地被应用到各类大中功率电力变换装置中，成为现代电力电子技术的主导器件。大功率电力电子器件也在致力于高可靠性、高效率和低功耗，其中，大功率电力电子器件低功耗的方向之一是减少由于芯片封装所带来的开关损耗。对于大功率电力电子器件，目前采用的封装方法包括双侧引脚扁平封装(DualFlatPackage，DFP)、双列直插式封装(DualIn-linePackage，DIP)或者四侧引脚扁平封装(QuadFlatPackagewithBumper，BQFP)等，并采用传统的引线键合方式，即使用细金属线，利用热、压力、超声波能量为使金属引线与基板焊盘紧密焊合，实现芯片与基板间的电气互连和芯片间的信息互通。但是随着大功率电力电子器件芯片耐压和功率增大，要求引脚间所能承受的耐压越来越高，采用传统封装方法的大功率电力电子器件，在高开关频率下其集成参数较大，所带来的功耗问题也越来越显著。此外，芯片产生的热量很难从封装结构中传导出去，其散热问题也亟待解决。
技术实现思路
有鉴于此，本专利技术实施例提供一种电力电子器件的板级埋入封装结构及封装方法，以解决现有技术中大功率电力电子器件在高开关频率下的损耗和散热问题。一方面，本专利技术实施例提供了一种电力电子器件的板级埋入封装结构，包括：芯片载体和芯片，芯片的背面与芯片载体的表面键合，芯片的正面具有至少两个电极；芯片载体的表面上还压合有第一半固化片，第一半固化片与芯片对应位置具有第一开孔以露出芯片；第一半固化片上压合有芯板，芯板与芯片对应位置具有第二开孔以露出芯片；芯片和芯板上压合有第二半固化片，第二半固化片的对应电极的区域具有第三开孔以露出芯片的电极；芯片上依次形成有再布线层和阻焊层。可选地，芯片的背面与芯片载体键合的方式包括共晶焊、烧结银或高导热胶涂覆。可选地，芯片和芯板之间的空隙内填充有第二半固化片。可选地，芯片载体包括金属载体、陶瓷载体和高导热复合载体。可选地，芯片为平面型电力电子器件。另一方面，本专利技术实施例提供了一种电力电子器件的板级埋入封装方法，包括：提供一芯片载体和多个芯片，芯片的背面与芯片载体键合，并在芯片载体上形成芯片阵列，每个芯片的正面具有至少两个电极；将具有第一开孔图案的第一半固化片压合到芯片载体上，第一半固化片的第一开孔图案与芯片阵列对应以露出芯片阵列；将具有第二开孔图案的芯板压合到第一半固化片上，芯板的第二开孔图案与芯片阵列对应以露出芯片阵列；在芯片阵列和芯板上压合第二半固化片，并在第二半固化片的对应电极的区域制作第三开孔图案以露出芯片的电极；在芯片阵列上依次形成再布线层和阻焊层；切割以形成多个无引线的板级埋入封装结构。可选地，芯片的背面与芯片载体键合，包括：芯片的背面通过共晶焊、烧结银或高导热胶涂覆与芯片载体键合。可选地，在芯片阵列和芯板上压合第二半固化片，包括：在芯片阵列和芯板上压合所述第二半固化片，对第二半固化片加热以填充满芯片与芯板之间的空隙。可选地，芯片为平面型电力电子器件。可选地，芯片载体包括金属载体、陶瓷载体和高导热复合载体。本专利技术实施例提供的电力电子器件的板级埋入封装结构及封装方法，通过将多个芯片的背面与芯片载体键合，在芯片载体上形成芯片阵列，其中，每个芯片的正面具有至少两个电极；将具有第一开孔图案的第一半固化片压合到芯片载体上，第一开孔图案与芯片阵列对应以露出芯片阵列；将具有第二开孔图案的芯板压合到第一半固化片上，第二开孔图案与芯片阵列对应以露出芯片阵列；在芯片阵列和芯板上压合第二半固化片，并在第二半固化片的对应电极的区域制作第三开孔图案以露出芯片的电极；在芯片阵列上依次形成再布线层和阻焊层；切割以形成多个无引线的板级埋入封装结构。采用上述技术方法，形成一种无引线的封装结构，该封装结构可以直接贴合在电路基板上，露出的芯片电极与基板焊盘连接以实现该封装结构与电路基板的电气互连，因此降低了封装结构的功率损耗，尤其是对于大功率电力电子器件来说，本专利技术提供的无引线的电力电子器件的板级埋入封装方法降低了大功率电力电子器件在高开关频率下的损耗问题；此外，本专利技术提供的封装结构中，芯片载体有利于将芯片产生的热量传导出去，而且封装结构的芯片电极直接与电路基板的焊盘连接，使得芯片产生的热量通过焊盘传导出去，解决了封装结构的散热问题。附图说明图1为本专利技术实施例提供的一种电力电子器件的板级埋入封装方法的工艺流程图；图2a为本专利技术实施例提供的电力电子器件的板级埋入封装方法中芯片载体的俯视示意图；图2b为图2a沿虚线A-A'的剖面结构示意图；图2c为本专利技术实施例提供的电力电子器件的板级埋入封装方法中第一半固化层的俯视图；图2d为本专利技术实施例提供的电力电子器件的板级埋入封装方法中压合第一半固化片的剖面结构示意图；图2e为本专利技术实施例提供的电力电子器件的板级埋入封装方法中芯板的俯视图；图2f为本专利技术实施例提供的电力电子器件的板级埋入封装方法中压合芯板的剖面结构示意图；图2g为本专利技术实施例提供的电力电子器件的板级埋入封装方法中压合第二半固化片的剖面结构示意图；图2h为本专利技术实施例提供的电力电子器件的板级埋入封装方法中第二半固化片开孔的剖面结构示意图；图2i为本专利技术实施例提供的电力电子器件的板级埋入封装方法中形成再布线层的剖面结构示意图；图2j为本专利技术实施例提供的电力电子器件的板级埋入封装方法中形成阻焊层的剖面结构示意图；图3为本专利技术实施例提供的一种电力电子器件的板级埋入封装结构的示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部。图1为本专利技术实施例提供的一种电力电子器件的板级埋入封装方法的工艺流程图。如图1所示，本实施例提供的电力电子器件的板级埋入封装方法包括：S110、提供一芯片载体和多个芯片，芯片的背面与芯片载体键合，并在芯片载体上形成芯片阵列，每个芯片的正面具有至少两个电极。S120、将具有第一开孔图案的第一半固化片压合到芯片载体上，第一半固化片的第一开孔图案与芯片阵列对应以露出芯片阵列。S130、将具有第二开孔图案的芯板压合到第一半固化片上，芯板的第二开孔图案与芯片阵列对应以露出芯片阵列。S140、在芯片阵列和芯板上压合第二半固化片，并在第二半固化片的对应电极的区域制作第三开孔图案以露出芯片的电极。S150、在芯片阵列上依次形成再布线层和阻焊层。S160、切割以形成多个无引线的板级埋入封装结构。本专利技术实施例提供的电力电子器件的板级埋入封装方法，实现了电力电子器件的无引线封装，使得封装结构可以直接贴合在电路基板上，露出的芯片电极与基板焊盘连接以实现该封装结构与电路基板的电气互连，从而降低了封装结构的功率损耗，尤其是对于大功率电力电子器件来说，本实施本文档来自技高网...

【技术保护点】
一种电力电子器件的板级埋入封装结构，其特征在于，包括：芯片载体和芯片，所述芯片的背面与所述芯片载体的表面键合，所述芯片的正面具有至少两个电极；所述芯片载体的表面上还压合有第一半固化片，所述第一半固化片与所述芯片对应位置具有第一开孔以露出所述芯片；所述第一半固化片上压合有芯板，所述芯板与所述芯片对应位置具有第二开孔以露出所述芯片；所述芯片和所述芯板上压合有第二半固化片，所述第二半固化片的对应所述电极的区域具有第三开孔以露出所述芯片的电极；所述芯片上依次形成有再布线层和阻焊层。

【技术特征摘要】
1.一种电力电子器件的板级埋入封装结构，其特征在于，包括：芯片载体和芯片，所述芯片的背面与所述芯片载体的表面键合，所述芯片的正面具有至少两个电极；所述芯片载体的表面上还压合有第一半固化片，所述第一半固化片与所述芯片对应位置具有第一开孔以露出所述芯片；所述第一半固化片上压合有芯板，所述芯板与所述芯片对应位置具有第二开孔以露出所述芯片；所述芯片和所述芯板上压合有第二半固化片，所述第二半固化片的对应所述电极的区域具有第三开孔以露出所述芯片的电极；所述芯片上依次形成有再布线层和阻焊层。2.根据权利要求1所述的封装结构，其特征在于，所述芯片的背面与所述芯片载体的表面键合的方式包括共晶焊、烧结银或高导热胶涂覆。3.根据权利要求1所述的封装结构，其特征在于，所述芯片和所述芯板之间的空隙内填充有所述第二半固化片。4.根据权利要求1所述的封装结构，其特征在于，所述芯片载体包括金属载体、陶瓷载体和高导热复合载体。5.根据权利要求1所述的封装结构，其特征在于，所述芯片为平面型电力电子器件。6.一种电力电子器件的板级埋入封装方法，其特征在于，包括：提供一芯片载体和多个芯片，所述芯片的背面与所述芯片载体键合，并在所述芯片载体上形...

【专利技术属性】
技术研发人员：侯峰泽，郭学平，周云燕，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏,32