埋入式字线及其隔离结构的制造方法技术

本发明专利技术公开了一种埋入式字线及其隔离结构的制造方法，包括先在基板上形成多层掩膜结构，并以此多层掩膜结构为掩膜来蚀刻基板，以形成隔离结构沟槽，再在隔离结构沟槽内形成顶部低于多层掩膜结构表面的隔离材料。之后，在隔离结构沟槽内分别形成多晶硅层，并通过移除部分多层掩膜结构，使多晶硅层凸出，以便于多晶硅层的侧壁形成多晶硅间隔壁，进而形成多个自行对准沟槽。然后，在自行对准沟槽内形成另一多晶硅层，再以多晶硅间隔壁与多晶硅层为蚀刻掩膜进行蚀刻，以形成多个埋入式字线沟槽，再在埋入式字线沟槽内形成埋入式字线。本发明专利技术能有效降低字线之间的干扰。

【技术实现步骤摘要】

本专利技术涉及一种，且特别涉及一种自行对准埋入式字线的制造方法。
技术介绍
为提升动态随机存取存储器的集成度以加快元件的操作速度，以及符合消费者对于小型化电子装置的需求，近年来发展出埋入式字线动态随机存取存储器(buried wordline DRAM)，以满足上述种种需求。但是随着存储器的集成度增加，字线间距和存储器阵列的隔离结构都会不断缩小，导致种种不良影响。譬如存储器之间的泄漏(Cell-to-cell leakage)、字线之间的干扰(又称 Row Hammer)、读写时间失效(tWR failure)、保持失效(retent1n failure)、位线皁禹合失效(Bit Line coupling failure)等。因此，目前针对字线之间的干扰，有采用比埋入式字线还要深的隔离结构来改善上述问题的办法。但是，如此一来就必须改变原有的隔离结构制造工艺，将一道同时形成字线和隔离结构的光刻制造工艺，改为至少两道的光刻制造工艺，一道是制作较深的隔离结构，另一道是制作隔离结构之间的埋入式字线。然而，因为元件本身的尺寸很小，所以往往会因为光刻制造工艺中的微小偏移，而导致埋入式字线与隔离结构之间的距离产生变化，而影响有源区的面积，严重者会因为面积变小而使阻值增加，进而影响元件本身的效能。
技术实现思路
本专利技术提供一种，能制作出自行对准的埋入式字线，以确保元件有源区内的面积符合规定。本专利技术的，包括在一基板的表面上形成一多层掩膜结构，以露出部分基板，其中多层掩膜结构至少包括一第一氧化层、第一氮化层与一第二氧化层。以上述多层掩膜结构为蚀刻掩膜，蚀刻去除暴露出的基板，以形成多个隔离结构沟槽。在隔离结构沟槽内形成隔离材料，且隔离材料的顶部低于第二氧化层的表面。在隔离结构沟槽内的隔离材料上分别形成第一多晶硅层，再移除多层掩膜结构内的第二氧化层，以使上述第一多晶硅层凸出于第一氮化层。在第一多晶硅层的侧壁形成多晶硅间隔壁，然后在第一氮化层、第一多晶硅层与多晶硅间隔壁上共形地沉积一第三氧化层，以形成多个自行对准沟槽。在自行对准沟槽内形成第二多晶硅层，并露出第三氧化层的顶面。接着，以第二多晶硅层、第一多晶硅层与多晶硅间隔壁为蚀刻掩膜，蚀刻去除露出的第三氧化层、多层掩膜结构内的第一氮化层与第一氧化层，并持续蚀刻至基板内，以形成多个埋入式字线沟槽。在埋入式字线沟槽内形成埋入式字线。基于上述，本专利技术利用先形成埋入式字线的隔离结构，再另外制作凸出的多晶硅层及多晶硅间隔壁，来形成自行对准的沟槽，以利后续形成埋入式字线。因此，本专利技术能避免传统因光刻制造工艺的对不准导致的埋入式字线偏移，并进而有效降低字线之间的干扰。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。【附图说明】图1A至图1J是依照本专利技术的一实施例的一种埋入式字线及其隔离结构的制造流程剖面图。其中，附图标记说明如下:100:基板100a:表面102:多层掩膜结构104:第一氧化层106:第一氮化层108:第二氧化层110:碳层112:氮氧化硅层114:有源区隔离结构116:有源区118:掩膜层120:第一沟槽122:隔离结构沟槽124:隔离材料124a:顶部126、134:多晶硅层128:多晶硅间隔壁130:第三氧化层130a:顶面132:自行对准沟槽136:埋入式字线沟槽138:栅极氧化层140:埋入式字线142:第二氮化层d:距离t:厚度【具体实施方式】本文中请参照附图，以便更加充分地体会本专利技术的概念，随附附图中显示本专利技术的实施例。但是，本专利技术还可采用许多不同形式来实践，且不应将其解释为限于底下所述的实施例。实际上，提供实施例仅为使本专利技术更将详尽且完整，并将本专利技术的范畴完全传达至所属
中的技术人员。在附图中，为明确起见可能将各层以及区域的尺寸以及相对尺寸作夸张的描绘。图1A至图1J是依照本专利技术的一实施例的一种埋入式字线及其隔离结构的制造流程图。请参照图1A的第⑴部分与第(II)部分，其中第⑴部分是俯视图、第(II)部分则是第(I)部分的I1-1I线段的剖面示意图。在一基板100的表面100a上形成多层掩膜结构102，并露出部分基板100，其中多层掩膜结构102至少包括一第一氧化层104、第一氮化层106与一第二氧化层108。而且，因为后续要蚀刻形成较深的沟槽，所以多层掩膜结构102还可选择性地于第二氧化层上形成碳层110以及/或是形成于碳层110上的氮氧化硅(S1N)层 112。另外，在图1A的第⑴部分中显示有有源区隔离结构114，这个有源区隔离结构114能与后续形成的隔离结构，将基板100区分成多个有源区116。然后，为了图案化多层掩膜结构102，可在多层掩膜结构102上形成光致抗蚀剂之类的掩膜层118，并进行蚀刻等步骤，以形成露出基板100的第一沟槽120。随后可移除掩膜层118，但本专利技术并不限于此。然后，请参照图1B，以多层掩膜结构102为蚀刻掩膜，蚀刻去除暴露出的基板100，以形成多个隔离结构沟槽122，其深度例如在数百纳米之间。在形成隔离结构沟槽122之后，还可去除图1A中的氮氧化硅层112与碳层110。随后，请参照图1C，在隔离结构沟槽122内填满隔离材料(isolat1nmaterial) 124，其中填满隔离材料124的方法例如原子层沉积(ALD)或低压化学气相沉积(LPCVD)等方式，沉积如氮化硅的隔离材料。此时，隔离材料124也会填入第一沟槽120，并通过譬如CMP之类的平坦化步骤，将第一沟槽120以外的隔离材料124去除。然后，请参照图1D的第⑴部分与第(II)部分，其中第⑴部分是俯视图、第(II)部分则是第(I)部分的I1-1I线段的剖面示意图。隔离材料124经过回蚀刻，使其顶部124a低于第二氧化层108的表面。此外，在不影响整体制造工艺的情形下，隔离材料124的顶部124a可设定在第一氮化层106之上、或者介于第一氮化层106的范围内(即，与第一氮化层106的顶面等高、稍低于第一氮化层106的顶面、或略高于第一氮化层106的底面等位置)。上述针对隔离材料124的回蚀刻，例如干蚀刻或利用热磷酸来进行湿式蚀刻。随后，在隔离结构沟槽122内的隔离材料1当前第1页1 2 本文档来自技高网...

【技术保护点】
一种埋入式字线及其隔离结构的制造方法，其特征在于：所述方法包括：在基板的表面上形成多层掩膜结构，以露出部分所述基板，其中所述多层掩膜结构至少包括第一氧化层、第一氮化层与第二氧化层；以所述多层掩膜结构为蚀刻掩膜，蚀刻去除暴露出的所述基板，以形成多个隔离结构沟槽；在所述多个隔离结构沟槽内形成隔离材料，且所述多个隔离材料的顶部低于所述第二氧化层的表面；在所述多个隔离结构沟槽内的所述隔离材料上分别形成第一多晶硅层；移除所述多层掩膜结构内的所述第二氧化层，以使所述多个第一多晶硅层凸出于所述第一氮化层；在所述多个第一多晶硅层的侧壁形成多晶硅间隔壁；在所述第一氮化层、所述多个第一多晶硅层与所述多个多晶硅间隔壁上共形地沉积第三氧化层，以形成多个自行对准沟槽；在所述多个自行对准沟槽内形成第二多晶硅层，并露出所述第三氧化层的顶面；以所述多个第二多晶硅层、所述多个第一多晶硅层与所述多个多晶硅间隔壁为蚀刻掩膜，蚀刻去除露出的所述第三氧化层、所述多层掩膜结构内的所述第一氮化层与所述第一氧化层，并持续蚀刻至所述基板内，以形成多个埋入式字线沟槽；以及在所述多个埋入式字线沟槽内形成埋入式字线。

【技术特征摘要】

【专利技术属性】
技术研发人员：林志豪，朴哲秀，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71