隔离结构的形成方法技术

一种隔离结构的形成方法，包括：提供半导体衬底；在所述半导体衬底内形成沟槽；采用第一沉积工艺向所述沟槽内沉积绝缘材料，所述第一沉积工艺为从第一沉积速率开始随着沉积时间的增加不断增加沉积速率至第二沉积速率；采用第二沉积工艺继续向所述沟槽内沉积绝缘材料至填充满所述沟槽，所述第二沉积工艺为从第三沉积速率开始随着沉积时间的增加不断增加沉积速率至第四沉积速率。所述形成方法能够实现无孔隙和无损伤填充，形成高质量的隔离结构，并且同时提高生产效率。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其是涉及一种。
技术介绍
随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可 用的有限空间。由于目前的研究致力于增大半导体衬底的单位面积上有源器件的密度，所 以电路间的有效绝缘隔离变得更加重要。 浅沟槽隔离（STI)技术拥有多项的工艺及电性隔离优点，包括可减少占用晶圆表 面的面积同时增加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。因此，目前大多 数半导体元件(例如MOS电路的有源区隔离层）采用沟槽隔离结构进行隔离。 在器件特征尺寸不断减小的情况下，器件有源区更加密集，形成隔离结构的沟槽 通常具有非常高的深宽比(例如深宽比为4:1以上)，实现无孔隙（seam)和无损伤填充，形 成高质量的隔离结构，仍然是本领域的一项巨大挑战。
技术实现思路
本专利技术解决的问题是提供一种，以在隔离结构形成过程中， 实现无孔隙和无损伤填充，形成高质量的隔离结构，并且同时提高生产效率。 为解决上述问题，本专利技术提供一种，包括： 提供半导体衬底； 在所述半导体衬底内形成沟槽； 采用第一沉积工艺向所述沟槽内沉积绝缘材料，所述第一沉积工艺为从第一沉积 速率开始随着沉积时间的增加不断增加沉积速率至第二沉积速率； 采用第二沉积工艺继续向所述沟槽内沉积绝缘材料至填充满所述沟槽，所述第二 沉积工艺为从第三沉积速率开始随着沉积时间的增加不断增加沉积速率至第四沉积速率， 并且，所述第三沉积速率大于所述第二沉积速率。 可选的，所述第一沉积工艺为从所述第一沉积速率开始随时间的增加沉积速率呈 线性增加至第二沉积速率。 可选的，所述第一沉积工艺采用的反应气体包括TEOS (正硅酸乙酯，又称硅酸 乙酯）和〇3, O3的流量为25000sccm~27000sccm，所述第一沉积速率时TEOS的流量为 1075mgs~1175mgs，所述第二沉积速率时TEOS的流量为1450mgs~1550mgs。 可选的，所述第一沉积工艺中，通过逐渐增加 TEOS的流量使沉积速率随时间的增 加呈线性增加，TEOS的流量增加速率为每秒0. 8mgs~I. 2mgs。 可选的，所述第二沉积工艺为从所述第三沉积速率开始随时间的增加沉积速率呈 线性增加至第四沉积速率。 可选的，所述第二沉积工艺采用的反应气体包括TEOS和O3，O3的流量为 25000sccm~27000sccm，所述第三沉积速率中TEOS的流量为2800mgs~2900mgs，所述第 四沉积速率中TEOS的流量为5950mgs~6050mgs。 可选的，所述第二沉积工艺中，通过逐渐增加 TEOS的流量使沉积速率随时间的增 加呈线性增加，TEOS的流量增加速率为每秒9. 8mgs~10. 2mgs。 可选的，在进行所述第一沉积工艺之后，且在进行所述第二沉积工艺之前，所述形 成方法还包括：进行辅助沉积工艺，所述辅助沉积工艺为从第一辅助沉积速率开始随着沉 积时间的增加不断增加沉积速率至第二辅助沉积速率。 可选的，所述辅助沉积工艺采用的反应气体包括TEOS和03, O3的流量为 25000sccm~27000sccm，所述第一辅助沉积速率中TEOS的流量为1600mgs~1800mgs，所 述第二辅助沉积速率中TEOS的流量为2650mgs~2750mgs。 可选的，所述辅助沉积工艺中，通过逐渐增加 TEOS的流量使沉积速率随时间的增 加呈线性增加，TEOS的流量增加速率为每秒3. 4mgs~4. 2mgs。 可选的，在进行所述第一沉积工艺之后，且在进行所述第二沉积工艺之前，所述形 成方法还包括：进行抽真空处理。 可选的，所述抽真空处理的真空度为200mTorr~600mTorr，抽真空处理的处理时 间为30s~60s。 与现有技术相比，本专利技术的技术方案具有以下优点： 本专利技术的技术方案中，在半导体衬底内形成沟槽，然后采用第一沉积工艺向沟槽 内沉积绝缘材料，第一沉积工艺为从第一沉积速率开始随着沉积时间的增加不断增加沉积 速率至第二沉积速率，采用第二沉积工艺继续向沟槽内沉积绝缘材料至填充满沟槽，第二 沉积工艺为从第三沉积速率开始随着沉积时间的增加不断增加沉积速率至第四沉积速率。 第一沉积工艺的沉积速率随沉积时间的增加而增加，这样保证越早沉积的绝缘材料的成膜 质量越高，从而防止绝缘材料形成过程中产生孔隙。第二沉积工艺的沉积速率也随沉积时 间的增加而增加，同时第三沉积速率大于第二沉积速率，相对第一沉积工艺而言，第二沉积 工艺的沉积速率大幅提高，这样一方面继续保证绝缘材料的质量，另一方面提高沉积速率， 兼顾生产量的需求。 进一步，第一沉积工艺为从第一沉积速率开始随时间的增加沉积速率呈线性增加 至第二沉积速率。第一沉积工艺采用的反应气体包括TEOS和O 3，第一沉积速率时TEOS的 流量为l〇75mgs~1175mgs，第二沉积速率时TEOS的流量为1450mgs~1550mgs，0 3的流量 为25000sccm~27000sccm。通过固定O3的流量并缓慢地增加 TEOS的流量，使03/TE0S的 (流量）比例控制在较高并缓慢减少，而各绝缘的沉积速度缓慢增加的，并且开始时沉积速 度越慢，反应越充分的沉积，成膜质量高。 进一步，第二沉积工艺为从第三沉积速率开始随时间的增加沉积速率呈线性增加 至第四沉积速率。第二沉积工艺采用的反应气体包括TEOS和O 3，第三沉积速率时TEOS的 流量为2800mgs~2900mgs，TEOS的流量随沉积时间的增加而增加，第四沉积速率时TEOS 的流量为5950mgs~6050mgs，O3的流量为25000sccm~27000sccm，第二沉积工艺在第一 沉积工艺的基础上，增加 TEOS的流量，使各个步骤形成的绝缘层质量保持良好，同时大幅 提高沉积速率。 进一步，在第一沉积工艺之后进行抽真空处理。由于第一沉积工艺的沉积速率较 慢，因此，在绝缘材料表面易形成反应副产物，副产物主要是含碳的有机物，因此，可以通过 抽真空的处理方法，依靠真空泵的强劲抽力，把副产物带出反应腔，再通过管道和尾气处理 之后排到大气中。通过抽真空处理去除反应副产物，防止副产物对沉积工艺形成的绝缘材 料造成不利影响，进一步降低出现孔隙的可能，从而进一步提高本实施例所形成的隔离结 构的质量。【附图说明】 图1为现有形成的隔离结构电镜图； 图2至图6为本专利技术实施例各步骤对应的结构示意图； 图7至图10为本专利技术又一实施例各步骤对应的结构示意 图； 图11为图7至图10所示实施例具体所采用的TEOS的流量随沉积时间变化的曲 线图； 图12为本专利技术实施例所形成的隔离结构电镜图。【具体实施方式】 为了填充高深宽比的沟槽，业界提出了高深宽比沉积方法（high aspect ratio process，HARP)，然而，由于现有中，沉积工艺的沉积速率始终保持不 变，如果选择较低的沉积速率，则生产周期长，生产效率低，并且期间会生成较多的反应副 产物，反应副产物会导致隔离结构出现孔隙，影响隔离结构的质量。如果选择较高的沉积速 率，沉积形成的绝缘层从沟槽侧壁向中间聚拢，导致隔离结构中部出现孔隙。 现当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种隔离结构的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底内形成沟槽；采用第一沉积工艺向所述沟槽内沉积绝缘材料，所述第一沉积工艺为从第一沉积速率开始随着沉积时间的增加不断增加沉积速率至第二沉积速率；采用第二沉积工艺继续向所述沟槽内沉积绝缘材料至填充满所述沟槽，所述第二沉积工艺为从第三沉积速率开始随着沉积时间的增加不断增加沉积速率至第四沉积速率，所述第三沉积速率大于所述第二沉积速率。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭世璧，张庆勇，周儒领，周侃，董洁琼，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31