射频集成电路芯片及其形成方法技术

一种射频集成电路芯片及其形成方法，所述射频集成电路芯片包括：绝缘体上半导体结构，其包括基底、埋氧化层和半导体衬底，所述半导体衬底中具有浅沟槽隔离结构；填充层，贯穿所述浅沟槽隔离结构和所述埋氧化层，并填充部分所述基底以将所述基底与所述浅沟槽隔离结构和所述埋氧化层隔开；介质层，位于所述半导体衬底、所述浅沟槽隔离结构和所述填充层上；射频器件，位于所述介质层上。由于基底与埋氧化层之间被填充层隔开，因此基底与浅沟槽隔离结构或埋氧化层之间不形成电荷反型层或电荷积聚层，进而防止基底出现类似于沟道的导电层，因而射频器件与基底之间不会存在耦合电容，射频信号通过器件时，不会发生谐波失真，提高射频信号的传输质量。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其是涉及一种。
技术介绍
射频集成电路(Rad1Frequency Integrated Circuit, RFIC),严格来说，是指在0.8GHz以上频段工作的模拟电路，包括微波和毫米波电路。射频集成电路主要包括滤波器、低噪放放大器(LNA)、压控振荡器(VC0)、混频器、放大/驱动器、频率合成器、功率放大器(PA)和功率管理等电路。用这些射频集成电路可以构成射频收发器，其中，用LNA、VC0、混频器、驱动器等可以构成信号接收链的接受前端，即接收器系统；而频率合成器和功率放大器等则构成发射器。射频集成电路的应用十分广泛。对于制作在绝缘体上半导体结构(Semiconductor-On-1nsulator, SOI)上的射频集成电路芯片(Chip)而言，当射频信号通过射频集成电路中的主动器件和被动器件(如传输线或电感等)时，射频信号会与绝缘体上硅衬底之间耦合，导致谐波失真(HarmonicDistort1n),谐波失真对信号的线性特性会产生极大的不利影响。为此需要一种新的，以防止射频信号与绝缘体上硅衬底之间耦合而导致谐波失真。
技术实现思路
本专利技术解决的问题提供一种，以提高射频信号的传输质量。为解决上述问题，本专利技术提供一种射频集成电路芯片的形成方法，包括:提供绝缘体上半导体结构，所述绝缘体上半导体结构从下到上依次包括基底、埋氧化层和半导体衬底，所述半导体衬底中具有浅沟槽隔离结构；蚀刻所述浅沟槽隔离结构及其下方的埋氧化层直至形成通孔，所述通孔暴露所述基底表面；沿所述通孔采用各向同性刻蚀方法蚀刻所述基底直至在所述基底形成沟槽； 沉积填充层填充所述沟槽和所述通孔；在所述半导体衬底、所述浅沟槽隔离结构和所述填充层上形成介质层；在所述介质层上形成射频器件。可选的，采用各向同性干法刻蚀方法形成所述沟槽，所述各向同性干法刻蚀方法采用的反应气体包括HBr、Cl2和O2的至少其中之一。可选的，所述沟槽呈椭球形，并且所述沟槽的深度范围为0.5 μ m?3 μ m。可选的，采用各向同性湿法刻蚀方法形成所述沟槽。可选的，所述填充层的材料包括无定形硅或者多晶硅。可选的，采用各向异性干法刻蚀方法形成所述通孔，所述各向异性干法刻蚀方法采用的反应气体包括CF4和CHF3的至少其中之一。为解决上述问题，本专利技术还提供了一种射频集成电路芯片，包括:绝缘体上半导体结构，所述绝缘体上半导体结构从下到上依次包括基底、埋氧化层和半导体衬底，所述半导体衬底中具有浅沟槽隔离结构；填充层，贯穿所述浅沟槽隔离结构和所述埋氧化层，并填充部分所述基底以将所述基底与所述浅沟槽隔离结构和所述埋氧化层隔开；介质层，位于所述半导体衬底、所述浅沟槽隔离结构和所述填充层上；射频器件，位于所述介质层上。可选的，所述填充层的材料包括无定形硅或者多晶硅。可选的，所述填充层位于所述基底部分呈椭球形，并且所述填充层位于所述基底部分的厚度范围为0.5 μ m?3 μ m。可选的，所述埋氧化层和所述浅沟槽隔离结构的总厚度范围为2_?3_。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术的技术方案提供绝缘体上半导体结构，所述绝缘体上半导体结构包括基底、埋氧化层和半导体衬底，所述半导体衬底中具有浅沟槽隔离结构，然后蚀刻所述浅沟槽隔离结构及其下方的埋氧化层直至形成通孔，所述通孔暴露所述基底表面，之后采用各向同性刻蚀方法通过所述通孔蚀刻所述基底直至形成沟槽，此后沉积填充层填充所述沟槽和所述通孔，其后在所述半导体衬底、所述浅沟槽隔离结构和所述填充层上形成介质层，最后在所述介质层上形成射频器件。由于基底与浅沟槽隔离结构之间被填充层隔开，因此能够防止基底与浅沟槽隔离结构之间形成电荷反型层或者电荷积聚层，进而防止基底出现类似于沟道的导电层，因而射频器件与基底之间不会存在耦合电容，射频信号通过器件时，不会发生谐波失真，提高射频信号的传输质量。进一步，填充层的材料包括无定形硅或者多晶硅。无论是无定形硅还是多晶硅，都不是单晶结构，因此，即使埋氧化层和浅沟槽隔离结构存在固定电荷，埋氧化层和浅沟槽隔离结构也无法使填充层形成电荷反型层或者电荷积聚层，并且无定形硅或者多晶硅的制作工艺成熟，制作成本低，适合量产。进一步，采用各向同性干法刻蚀方法形成沟槽，所述各向同性干法刻蚀方法采用的反应气体包括HBrXl2和O2的至少其中之一。HBrXl2和O2等反应气体形成的等离子体对二氧化硅的蚀刻速率极小，对硅的蚀刻速率较大，因此HBrXl2和O2等反应气体形成的等离子体对基底和浅沟槽隔离结构(埋氧化层)有较高的刻蚀选择比，达到对基底的快速蚀刻形成沟槽，同时不对浅沟槽隔离结构(埋氧化层)造成影响。【附图说明】图1是现有射频集成电路芯片剖面结构示意图；图2至图8是本专利技术实施例射频集成电路芯片的形成方法各步骤对应结构示意图。【具体实施方式】如图1所示,现有射频集成电路芯片包括绝缘体上半导体结构(未标注),绝缘体上半导体结构包括高电阻基底101 (High Resistance handle wafer),位于基底101上的埋氧化层102(Buried Oxide),以及位于埋氧化层102上的半导体衬底103。半导体衬底103中通常制作有浅沟槽隔离结构104 (STI)，半导体衬底103上还形成有介质层105 (通常可以为层间介质层或者金属间介质层)，介质层105上形成有器件106 (通常可以为主动器件或者被动器件)，其中被动器件通常位于浅沟槽隔离结构104上方。由于埋氧化层102和浅沟槽隔离结构104中不可避免的带有陷阱(trap)电荷等固定电荷，其相当于晶体管中加了电压的栅氧化层，因此其会向位于其下方并且是单晶结构的高电阻基底101产生电场作用，使高电阻基底101出现电荷反型(invers1n)层或者电荷积聚(accumulat1n)层，即:使得高电阻基底101出现类似于沟道(trench)—样的导电层(未示出)。该导电层与器件106之间被埋氧化层102、浅沟槽隔离结构104和介质层105隔开，于是该导电层与器件106之间就会形成耦合电容，由于耦合电容的存在，因此射频信号通过器件106时，会发生谐波失真。为此，本专利技术提供一种射频集成电路芯片的形成方法，所述方法提供绝缘体上半导体结构，所述绝缘体上半导体结构包括基底、埋氧化层和半导体衬底，所述半导体衬底中具有浅沟槽隔离结构，然后蚀刻所述浅沟槽隔离结构及其下方的埋氧化层直至形成通孔，所述通孔暴露所述基底表面，之后采用各向同性刻蚀方法通过所述通孔蚀刻所述基底直至形成椭球形沟槽，此后沉积填充层填充所述椭球形沟槽和所述通孔，其后在所述半导体衬底、所述浅沟槽隔离结构和所述填充层上形成介质层，最后在所述介质层上形成射频器件。基底与埋氧化层之间被填充层隔开，防止基底与埋氧化层之间形成电荷反型层或者电荷积聚层，进而防止基底出现类似于沟道的导电层，因此，射频器件与基底之间不会存在耦合电容，射频信号通过器件时，不会发生谐波失真，提高射频信号的传输质量。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。本专利技术实施例提供一种射频集成电路芯片的形成方法，请结合参考图2至图8。请参考图2，首先提供绝缘体上半导体本文档来自技高网...

【技术保护点】
一种射频集成电路芯片的形成方法，其特征在于，包括：提供绝缘体上半导体结构，所述绝缘体上半导体结构从下到上依次包括基底、埋氧化层和半导体衬底，所述半导体衬底中具有浅沟槽隔离结构；蚀刻所述浅沟槽隔离结构及其下方的埋氧化层直至形成通孔，所述通孔暴露所述基底表面；沿所述通孔采用各向同性刻蚀方法蚀刻所述基底直至在所述基底形成沟槽；沉积填充层填充所述沟槽和所述通孔；在所述半导体衬底、所述浅沟槽隔离结构和所述填充层上形成介质层；在所述介质层上形成射频器件。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱岩岩，侯飞凡，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31