System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体结构及其形成方法技术_技高网

半导体结构及其形成方法技术

技术编号:41218259 阅读:6 留言:0更新日期:2024-05-09 23:39
一种半导体结构及其形成方法,半导体结构包括:基底;第一介电层,位于基底上;第一互连结构,位于第一介电层中,第一互连结构的顶部低于第一介电层的顶部;保护层,位于第一介电层中并覆盖第一互连结构的顶部;第二介电层,位于第一介电层上并覆盖保护层;第二互连结构,贯穿第一互连结构顶部的第二介电层和保护层,第二互连结构与第一互连结构电连接。本发明专利技术使第一互连结构的顶部低于第一介电层的顶部,保护层覆盖第一互连结构,在增大形成第二互连结构的工艺窗口的同时,降低第二互连结构与相邻另一第一互连结构发生短接的概率,并易于使第二互连结构能够通过自对准的方式与第一互连结构顶部相连。

【技术实现步骤摘要】

本专利技术实施例涉及半导体制造领域,尤其涉及一种半导体结构及其形成方法


技术介绍

1、随着集成电路的制造向超大规模集成电路(ulsi)发展,其内部的电路密度越来越大,所含元件数量不断增加,使得晶片的表面无法提供足够的面积来制造所需的互连线。为了配合元件缩小后所增加的互连线需求,利用金属互连线及通孔互连结构实现的两层以上的多层金属互连结构的设计,成为超大规模集成电路技术所必须采用的方法。

2、在半导体器件的后段制作过程中,不同金属线之间通过通孔互连(via)结构实现连接,但随着关键尺寸的不断缩小,导致通孔互连结构的的制备受到各种限制。


技术实现思路

1、本专利技术实施例解决的问题是提供一种半导体结构及其形成方法,提高半导体结构的性能。

2、为解决上述问题,本专利技术实施例提供一种半导体结构,包括:基底;第一介电层,位于所述基底上;第一互连结构,位于所述第一介电层中,所述第一互连结构的顶部低于所述第一介电层的顶部;保护层,位于所述第一介电层中并覆盖所述第一互连结构的顶部;第二介电层,位于所述第一介电层上并覆盖所述保护层;第二互连结构,贯穿所述第一互连结构顶部的第二介电层和保护层,所述第二互连结构与所述第一互连结构电连接。

3、相应的,本专利技术实施例还提供一种半导体结构的形成方法,包括:提供基底,所述基底上形成有第一介电层以及位于所述第一介电层中的第一互连结构,所述第一互连结构的顶部低于所述第一介电层的顶部;形成覆盖所述第一互连结构顶部的保护层;在所述第一介电层上形成第二介电层,所述第二介电层覆盖所述保护层;形成贯穿所述第一互连结构顶部的第二介电层和保护层的第二互连结构,所述第二互连结构与所述第一互连结构电连接。

4、与现有技术相比,本专利技术实施例的技术方案具有以下优点:

5、本专利技术实施例提供的半导体结构中,第一互连结构位于第一介电层中,且第一互连结构的顶部低于第一介电层的顶部,保护层覆盖第一互连结构,第二介电层覆盖保护层,第二互连结构贯穿待连接的第一互连结构顶部的第二介电层和保护层,则在形成第二互连结构的过程中,相邻另一第一互连结构顶部被保护层所覆盖,同时有利于降低第二互连结构与相邻另一第一互连结构发生短接的概率;而且,在形成用于容纳第二互连结构的第二互连开口时,即使形成第二互连结构的过程中发生套刻误差(overlay shift),或者,第二互连结构靠近第一介电层顶面位置处的尺寸较大,也可以降低第二互连开口暴露相邻另一第一互连结构的概率,同时由于第一互连结构的顶部低于第一介电层的顶部,则第二互连结构位于第二介电层中、且靠近第一介电层顶面的部分与相邻另一第一互连结构之间的距离为斜线距离,斜线距离相比于直线距离更大,这相应降低了第二互连结构与相邻另一第一互连结构发生短接(bridge)的概率,从而增大了形成第二互连结构的工艺窗口;此外,由于第一互连结构顶部的部分保护层掩埋于第一介电层中,则在形成用于容纳第二互连结构的第二互连开口时,便于有选择性地去除该保护层,而确保待连接的第一互连结构被暴露,使得第二互连结构能够通过自对准的方式与第一互连结构电连接,从而降低了第二互连结构与第一互连结构实现对准的难度、提高了第二互连结构和第一互连结构的电连接性能;上述几个方面均能提高了半导体结构的性能。

本文档来自技高网...

【技术保护点】

1.一种半导体结构,其特征在于,包括:

2.如权利要求1所述的半导体结构,其特征在于,所述保护层还覆盖所述第一互连结构侧部的第一介电层。

3.如权利要求2所述的半导体结构,其特征在于,所述保护层的顶面为平面。

4.如权利要求2所述的半导体结构,其特征在于,位于所述第一介电层顶部的保护层的厚度为至

5.如权利要求2所述的半导体结构,其特征在于,所述第二互连结构包括:

6.如权利要求1所述的半导体结构,其特征在于,所述第一互连结构和所述第一介电层的顶部高度差为2nm至5nm。

7.如权利要求1所述的半导体结构,其特征在于,所述保护层的材料包括氧化硅、氮化硅、氮氧化硅、氧化铝和氮化铝中的一种或多种。

8.如权利要求1所述的半导体结构,其特征在于,所述第一互连结构的材料包括钴、钌或钼。

9.如权利要求1或8所述的半导体结构,其特征在于,所述半导体结构还包括:种子层,覆盖所述第一互连结构的侧壁和底部,所述种子层和第一介电层相接触,且所述种子层和第一互连结构的材料相同。

10.一种半导体结构的形成方法,其特征在于,包括:

11.如权利要求10所述的半导体结构的形成方法,其特征在于,在所述第一介电层中形成顶部与第一介电层相齐平的第一互连结构后,去除部分厚度的所述第一互连结构,使所述第一互连结构的顶部低于所述第一介电层的顶部。

12.如权利要求10或11所述的半导体结构的形成方法,其特征在于,在所述第一介电层中形成第一互连结构之前,还包括:在所述第一介电层中形成第一互连开口;在所述第一互连开口的底部和侧壁形成种子层,所述种子层和第一介电层相接触;

13.如权利要求11所述的半导体结构的形成方法,其特征在于,去除部分厚度的所述第一互连结构的工艺包括湿法刻蚀工艺。

14.如权利要求10所述的半导体结构的形成方法,其特征在于,所述第一互连结构和所述第一介电层的顶部高度差为2nm至5nm。

15.如权利要求10所述的半导体结构的形成方法,其特征在于,形成所述第二互连结构的步骤包括:以所述保护层的顶部作为停止位置,在所述第二介电层中形成暴露所述保护层的初始开口,所述初始开口的底部位于相对应的所述第一互连结构的顶部上方;

16.如权利要求15所述的半导体结构的形成方法,其特征在于,形成覆盖所述第一互连结构顶部的保护层的步骤中,所述保护层还覆盖所述第一互连结构侧部的第一介电层;

17.如权利要求16所述的半导体结构的形成方法,其特征在于,形成覆盖所述第一互连结构顶部的保护层的步骤中,位于所述第一介电层顶部的保护层的厚度为至

18.如权利要求10或15所述的半导体结构的形成方法,其特征在于,所述保护层与所述第一介电层之间具有刻蚀选择比,所述保护层与所述第一介电层的刻蚀选择比大于10。

19.如权利要求10所述的半导体结构的形成方法,其特征在于,形成所述保护层的步骤包括:形成覆盖所述第一互连结构和第一介电层的保护材料层,所述保护材料层作为保护层;

20.如权利要求19所述的半导体结构的形成方法,其特征在于,形成所述保护材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。

...

【技术特征摘要】

1.一种半导体结构,其特征在于,包括:

2.如权利要求1所述的半导体结构,其特征在于,所述保护层还覆盖所述第一互连结构侧部的第一介电层。

3.如权利要求2所述的半导体结构,其特征在于,所述保护层的顶面为平面。

4.如权利要求2所述的半导体结构,其特征在于,位于所述第一介电层顶部的保护层的厚度为至

5.如权利要求2所述的半导体结构,其特征在于,所述第二互连结构包括:

6.如权利要求1所述的半导体结构,其特征在于,所述第一互连结构和所述第一介电层的顶部高度差为2nm至5nm。

7.如权利要求1所述的半导体结构,其特征在于,所述保护层的材料包括氧化硅、氮化硅、氮氧化硅、氧化铝和氮化铝中的一种或多种。

8.如权利要求1所述的半导体结构,其特征在于,所述第一互连结构的材料包括钴、钌或钼。

9.如权利要求1或8所述的半导体结构,其特征在于,所述半导体结构还包括:种子层,覆盖所述第一互连结构的侧壁和底部,所述种子层和第一介电层相接触,且所述种子层和第一互连结构的材料相同。

10.一种半导体结构的形成方法,其特征在于,包括:

11.如权利要求10所述的半导体结构的形成方法,其特征在于,在所述第一介电层中形成顶部与第一介电层相齐平的第一互连结构后,去除部分厚度的所述第一互连结构,使所述第一互连结构的顶部低于所述第一介电层的顶部。

12.如权利要求10或11所述的半导体结构的形成方法,其特征在于,在所述第一介电层中形成第一互连结构之前,还包括:在所述第一介电层中形成第一互...

【专利技术属性】
技术研发人员:刘继全
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1