【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其是涉及一种测试结构及形成方法、测试方法。
技术介绍
1、随着半导体技术的进步，集成电路器件的尺寸变得越来越小，当集成电路的集成度增加时，芯片表面无法提供足够面积来制作所需的互连线。因此，目前超大规模集成电路的结构大都采用多层堆叠的金属互连结构。在多层堆叠的金属互连结构中，每一层金属互连层都包括若干条金属互连线，位于同一层的金属互连线之间利用介质材料相隔离，位于不同层的金属互连线之间也利用介质材料相隔离，不同层的金属互连线之间通过导电插塞相连接。
2、目前，随着金属互连线的最小关键尺寸不断的缩小，为了降低工艺复杂程度，底层金属互连通常采用单镶嵌结构(single damascene)，即位于上层的金属层和位于下层的导电插塞分别独立形成，因此导电插塞会与相邻的上下两层金属层之间形成两个接触截面。导电插塞的尺寸越小，接触电阻会急剧上升，严重影响芯片的性能和良率，因此导电插塞的接触电阻是测试中必须关注的一项指标。
3、然而，现有技术中在对导电插塞的电阻的测试仍存在诸多问题。
技术实现思路
1、本专利技术解决的技术问题是提供一种测试结构及形成方法、测试方法，以独立的获取任一导电插塞的电阻以及位于导线插塞底部且位于相邻导电插塞之间的金属层的电阻，进而对相关的工艺制程做出针对性的改善。
2、为解决上述技术问题，本专利技术的技术方案提供一种测试结构，包括：衬底；位于所述衬底上的第一导线，所述第一导线在第一方向上包括相对的第一端和
3、可选的，所述第一方向与所述第二方向垂直。
4、可选的，所述第一导电插塞在所述第一方向与所述第二导电插塞在所述第一方向上之间的距离小于等于40nm。
5、可选的，沿着所述第一方向从所述第一端至所述第二端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距为0nm至30nm。
6、可选的，沿着所述第一方向从所述第二端至所述第一端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距为0nm至10nm。
7、可选的，沿着所述第一方向从所述第一端至所述第二端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距为0nm至10nm。
8、可选的，沿着所述第一方向从所述第二端至所述第一端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距为0nm至30nm。
9、可选的，还包括分立位于所述第一导线上的第三导电插塞，所述第三导电插塞位于所述第一导电插塞与所述第二导电层插塞之间。
10、本专利技术还提供一种测试方法，包括：提供测试结构，所述测试结构包括：衬底，位于所述衬底上的第一导线，所述第一导线在第一方向上包括相对的第一端和第二端，所述第一导线沿着所述第一方向延伸，位于所述第一端上的第一导电插塞，位于所述第二端上的第二导电插塞，位于所述第一导电插塞上的第二导线，以及位于所述第二导电插塞上的第三导线，所述第二导线和所述第三导线分别沿着第二方向延伸，所述第一方向和所述第二方向不同；在所述第二端和所述第二导线的一端之间施加第一恒定电流；获取所述第一导电插塞与所述第一导电插塞和所述第二导电插塞之间的所述第一导线的第一电压；根据所述第一电压和所述第一恒定电流，获取所述第一导电插塞的电阻、以及所述第一导电插塞与所述第二导电插塞之间的所述第一导线的电阻；或者在所述第一端和所述第三导线的一端之间施加第二恒定电流；获取所述第二导电插塞与所述第一导电插塞和所述第二导电插塞之间的所述第一导线的第二电压；根据所述第二电压和所述第二恒定电流，获取所述第二导电插塞的电阻、以及与所述第二导电插塞与所述第一导电插塞之间的所述第一导线的电阻。
11、可选的，沿着所述第一方向从所述第一端至所述第二端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距由0nm变至30nm，每次变化的最小间距单元为1nm至5nm。
12、可选的，沿着所述第一方向从所述第二端至所述第一端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距由0nm变化至10nm，每次变化的最小间距单元为1nm至5nm。
13、可选的，沿着所述第一方向从所述第一端至所述第二端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距由0nm变化至10nm，每次变化的最小间距单元为1nm至5nm。
14、可选的，沿着所述第一方向从所述第二端至所述第一端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距由0nm变化至30nm，每次变化的最小间距单元为1nm至5nm。
15、本专利技术还提供一种测试结构的形成方法，包括：提供衬底；在所述衬底上形成第一导线，所述第一导线在第一方向上包括相对的第一端和第二端，所述第一导线沿着所述第一方向延伸；在所述第一端上形成第一导电插塞；在所述第二端上形成第二导电插塞；在所述第一导线插塞上形成第二导线；在所述第二导电插塞上形成第三导线，所述第二导线和所述第三导线分别沿着第二方向延伸，所述第一方向和所述第二方向不同。
16、可选的，所述第一方向与所述第二方向垂直。
17、可选的，所述第一导电插塞在所述第一方向与所述第二导电插塞在所述第一方向上之间的距离小于等于40nm。
18、可选的，沿着所述第一方向从所述第一端至所述第二端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距为0nm至30nm。
19、可选的，沿着所述第一方向从所述第二端至所述第一端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距为0nm至10nm。
20、可选的，沿着所述第一方向从所述第一端至所述第二端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距为0nm至10nm。
21、可选的，沿着所述第一方向从所述第二端至所述第一端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距为0hm至30nm。
22、与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
23、本专利技术技术方案提供的测试结构中，在第一导线上形成分立的第一导电插塞和第二导电插塞，第一导电插塞位于第一导线的第一端上，第二导电插塞位于第一导线的第二端上，第一导电插塞上具有第二导线，第二导电插塞上具有第三导线，后续在第二端和第二导线的一端之间施加第一恒定电流；获取第一导电插塞与第一导电插塞和第二导电插塞之间的第一导线的第一电压；根据第一电压和第一恒定电流，获取第一导电插塞的电阻、以及第一导电插塞与第二导电插塞之间的第一导线的电阻；或者在第一端和第三导线的一端之间施加第二恒定电流；获取第二导电插塞与第一导电插塞和第二导电插塞之间的第一导线的第二电压；根据第二电压和第二恒定电流，获取第二本文档来自技高网...
【技术保护点】
1.一种测试结构，其特征在于，包括：
2.如权利要求1所述的测试结构，其特征在于，所述第一方向与所述第二方向垂直。
3.如权利要求1所述的测试结构，其特征在于，所述第一导电插塞在所述第一方向与所述第二导电插塞在所述第一方向上之间的距离小于等于40nm。
4.如权利要求1所述的测试结构，其特征在于，沿着所述第一方向从所述第一端至所述第二端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距为0nm至30nm。
5.如权利要求1所述的测试结构，其特征在于，沿着所述第一方向从所述第二端至所述第一端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距为0nm至10nm。
6.如权利要求1所述的测试结构，其特征在于，沿着所述第一方向从所述第一端至所述第二端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距为0nm至10nm。
7.如权利要求1所述的测试结构，其特征在于，沿着所述第一方向从所述第二端至所述第一端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距为0nm至30nm。
8.如权利要求1所述的测
9.一种测试方法，其特征在于，包括：
10.如权利要求9所述的测试方法，其特征在于，沿着所述第一方向从所述第一端至所述第二端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距由0nm变至30nm，每次变化的最小间距单元为1nm至5nm。
11.如权利要求9所述的测试方法，其特征在于，沿着所述第一方向从所述第二端至所述第一端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距由0nm变化至10nm，每次变化的最小间距单元为1nm至5nm。
12.如权利要求9所述的测试方法，其特征在于，沿着所述第一方向从所述第一端至所述第二端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距由0nm变化至10nm，每次变化的最小间距单元为1nm至5nm。
13.如权利要求9所述的测试方法，其特征在于，沿着所述第一方向从所述第二端至所述第一端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距由0nm变化至30nm，每次变化的最小间距单元为1nm至5nm。
14.一种测试结构的形成方法，其特征在于，包括：
15.如权利要求14所述的测试结构的形成方法，其特征在于，所述第一方向与所述第二方向垂直。
16.如权利要求14所述的测试结构的形成方法，其特征在于，所述第一导电插塞在所述第一方向与所述第二导电插塞在所述第一方向上之间的距离小于等于40nm。
17.如权利要求14所述的测试结构的形成方法，其特征在于，沿着所述第一方向从所述第一端至所述第二端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距为0nm至30nm。
18.如权利要求17所述的测试结构的形成方法，其特征在于，沿着所述第一方向从所述第二端至所述第一端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距为0nm至10nm。
19.如权利要求18所述的测试结构的形成方法，其特征在于，沿着所述第一方向从所述第一端至所述第二端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距为0nm至10nm。
20.如权利要求19所述的测试结构的形成方法，其特征在于，沿着所述第一方向从所述第二端至所述第一端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距为0nm至30nm。
...【技术特征摘要】
1.一种测试结构，其特征在于，包括：
2.如权利要求1所述的测试结构，其特征在于，所述第一方向与所述第二方向垂直。
3.如权利要求1所述的测试结构，其特征在于，所述第一导电插塞在所述第一方向与所述第二导电插塞在所述第一方向上之间的距离小于等于40nm。
4.如权利要求1所述的测试结构，其特征在于，沿着所述第一方向从所述第一端至所述第二端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距为0nm至30nm。
5.如权利要求1所述的测试结构，其特征在于，沿着所述第一方向从所述第二端至所述第一端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距为0nm至10nm。
6.如权利要求1所述的测试结构，其特征在于，沿着所述第一方向从所述第一端至所述第二端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距为0nm至10nm。
7.如权利要求1所述的测试结构，其特征在于，沿着所述第一方向从所述第二端至所述第一端，所述第二端的边缘与所述第二导线插塞的边缘之间的间距为0nm至30nm。
8.如权利要求1所述的测试结构，其特征在于，还包括分立位于所述第一导线上的第三导电插塞，所述第三导电插塞位于所述第一导电插塞与所述第二导电层插塞之间。
9.一种测试方法，其特征在于，包括：
10.如权利要求9所述的测试方法，其特征在于，沿着所述第一方向从所述第一端至所述第二端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距由0nm变至30nm，每次变化的最小间距单元为1nm至5nm。
11.如权利要求9所述的测试方法，其特征在于，沿着所述第一方向从所述第二端至所述第一端，所述第一端的边缘与所述第一导线插塞的边缘之间的间距由0nm变化至...
【专利技术属性】
技术研发人员：吴轶超，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。