System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体制造领域,尤其是涉及一种测试单元及形成方法、测试结构及形成方法、测试方法。
技术介绍
1、随着半导体技术的进步,集成电路器件的尺寸变得越来越小,当集成电路的集成度增加时,芯片表面无法提供足够面积来制作所需的互连线。因此,目前超大规模集成电路的结构大都采用多层堆叠的金属互连结构。在多层堆叠的金属互连结构中,每一层金属互连层都包括若干条金属互连线,位于同一层的金属互连线之间利用介质材料相隔离,位于不同层的金属互连线之间也利用介质材料相隔离,不同层的金属互连线之间通过导电插塞相连接。
2、目前,随着金属互连线的最小关键尺寸不断的缩小,为了提升芯片的集成度,不同层的金属互连线之间在形成导电插塞之后还有一层中间层金属,其中中间层金属只是承担承接上下导电插塞连通的作用,然而在形成的过程中会受到工艺的限制,从而导致中间层金属内具有孔洞等现象,这样就使得不同层的金属互连线之间的连通性差,使得芯片的电阻会急剧上升,严重影响芯片的性能和良率,因此中间层金属的电阻是测试中必须关注的一项指标。
3、然而,现有技术中在对中间层金属的电阻的测试仍存在诸多问题。
技术实现思路
1、本专利技术解决的技术问题是提供一种测试单元及形成方法、测试结构及形成方法、测试方法,获取中间层金属的电阻,进而对相关的工艺制程做出针对性的改善。
2、为解决上述技术问题,本专利技术的技术方案提供一种测试单元,包括:衬底;位于所述衬底上相互分立的第一导线;位于所述第一导线上相互分立
3、可选的,所述第一导线沿第一方向延伸;所述第一导电插塞和所述第二导电插塞分别沿第二方向延伸,且所述第一导电插塞和所述第二导电插塞沿所述第一方向平行排布,所述第一方向与所述第二方向不同。
4、可选的,所述第二导线和所述第三导线分别沿着第三方向延伸,所述第三方向与所述第一方向和所述第二方向不同。
5、可选的,所述第三导电插塞和所述第四导电插塞分别沿着所述第二方向延伸,且所述第三导电插塞和所述第四导电插塞沿所述第一方向平行排布。
6、可选的,所述第四导线和所述第五导线分别沿着所述第一方向延伸。
7、可选的,所述第一导电插塞的边缘在所述第三方向与所述第一端部的边缘在所述第三方向之间的距离为7nm至15nm。
8、可选的,所述第三导电插塞的边缘在所述第三方向与所述第二端部的边缘在所述第三方向之间的距离为7nm至15nm。
9、可选的,所述第一导线沿着所述第三方向的宽度为40nm至100nm。
10、可选的,所述第四导线和所述第五导线沿着所述第三方向的宽度为40nm至100nm。
11、可选的,所述第二导线的端部处和所述第三导线的端部处在所述第三方向上具有切割分段。
12、可选的,所述第一导电插塞的边缘在所述第一方向上与所述第一导线的边缘在所述第一方向上之间的距离为7nm至35nm
13、可选的,所述第二导电插塞的边缘在所述第一方向上与所述第一导线的边缘在所述第一方向上之间的距离为7nm至35nm。
14、本专利技术还提供一种测试结构,包括若干个上述的测试单元,相邻的所述测试单元中的所述第四导线和所述第五导线连通。
15、可选的,所述测试单元的数量为103至107个。
16、本专利技术还提供一种测试方法,包括:提供测试结构,所述测试结构包括若干个测试单元,所述测试单元包括:衬底;位于所述衬底上相互分立的第一导线;位于所述第一导线上相互分立的第一导电插塞和第二导电插塞;位于所述第一导电插塞上的第二导线,所述第二导线包括相对的第一端部和第二端部,所述第一导电插塞的表面与所述第一端部的底部表面接触;位于所述第二导电插塞上的第三导线,所述第三导线包括相对的第三端部和第四端部,所述第二导电插塞的表面与所述第三端部的底部表面接触;位于所述第二导线上的第三导电插塞,所述第三导电插塞的底部表面与所述第二端部表面接触;位于所述第三导线上的第四导电插塞,所述第四导电插塞的底部表面与所述第四端部的表面接触;位于第三导电插塞上的第四导线,所述第四导线的底部表面与所述第三导电插塞的顶部表面接触;位于所述第四导电插塞上的第五导线,所述第五导线的底部表面与所述第四导电插塞的顶部表面接触;在所述第四导线和所述第五导线之间加载恒定电流;获取所述第四导线和所述第五导线之间电压;根据所述电压和所述恒定电流,获取所述第四导线和所述第五导线之间的电阻。
17、本专利技术提供一种测试单元的形成方法,包括:提供衬底;在所述衬底上形成相互分立的第一导线;在所述第一导线上形成相互分立的第一导电插塞和第二导电插塞;在所述第一导电插塞上形成第二导线,所述第二导线包括相对的第一端部和第二端部,所述第一导电插塞的表面与所述第一端部的底部表面接触;在所述第二导电插塞上形成第三导线,所述第三导线包括相对的第三端部和第四端部,所述第二导电插塞的表面与所述第三端部的底部表面接触;在所述第二导线上形成第三导电插塞,所述第三导电插塞的底部表面与所述第二端部表面接触;在所述第三导线上形成第四导电插塞,所述第四导电插塞的底部表面与所述第四端部的表面接触;在第三导电插塞上形成第四导线,所述第四导线的底部表面与所述第三导电插塞的顶部表面接触;在所述第四导电插塞上形成第五导线,所述第五导线的底部表面与所述第四导电插塞的顶部表面接触。
18、可选的,所述第一导电插塞的边缘在第三方向与所述第一端部的边缘在第三方向之间的距离为7nm至15nm。
19、可选的,所述第三导电插塞的边缘在第三方向与所述第二端部的边缘在第三方向之间的距离为7nm至15nm。
20、本专利技术还提供一种测试结构的形成方法,上述的测试单元的形成方法,将相邻的所述测试单元中的所述第四导线和所述第五导线连通设计。
21、可选的,所述测试单元的数量为103至107个。
22、与现有技术相比,本专利技术实施例的技术方案具有以下有益效果:
23、本专利技术技术方案提供的测试单元中,所述第二导线包括相对的第一端部和第二端部,所述第一导电插塞的表面与所述第一端部的底部表面接触,所述第三导线包括相对的第三端部和第四端部,所述第二导电插塞本文档来自技高网...
【技术保护点】
1.一种测试单元,其特征在于,包括:
2.如权利要求1所述的测试单元,其特征在于,所述第一导线沿第一方向延伸;所述第一导电插塞和所述第二导电插塞分别沿第二方向延伸,且所述第一导电插塞和所述第二导电插塞沿所述第一方向平行排布,所述第一方向与所述第二方向不同。
3.如权利要求2所述的测试单元,其特征在于,所述第二导线和所述第三导线分别沿着第三方向延伸,所述第三方向与所述第一方向和所述第二方向不同。
4.如权利要求2所述的测试单元,其特征在于,所述第三导电插塞和所述第四导电插塞分别沿着所述第二方向延伸,且所述第三导电插塞和所述第四导电插塞沿所述第一方向平行排布。
5.如权利要求2所述的测试单元,其特征在于,所述第四导线和所述第五导线分别沿着所述第一方向延伸。
6.如权利要求3所述的测试单元,其特征在于,所述第一导电插塞的边缘在所述第三方向与所述第一端部的边缘在所述第三方向之间的距离为7nm至15nm。
7.如权利要求3所述的测试单元,其特征在于,所述第三导电插塞的边缘在所述第三方向与所述第二端部的边缘在所述第三方向
8.如权利要求3所述的测试单元,其特征在于,所述第一导线沿着所述第三方向的宽度为40nm至100nm。
9.如权利要求3所述的测试单元,其特征在于,所述第四导线和所述第五导线沿着所述第三方向的宽度为40nm至100nm。
10.如权利要求3所述的测试单元,其特征在于,所述第二导线的端部处和所述第三导线的端部处在所述第三方向上具有切割分段。
11.如权利要求2所述的测试单元,其特征在于,所述第一导电插塞的边缘在所述第一方向上与所述第一导线的边缘在所述第一方向上之间的距离为7nm至35nm。
12.如权利要求2所述的测试单元,其特征在于,所述第二导电插塞的边缘在所述第一方向上与所述第一导线的边缘在所述第一方向上之间的距离为7nm至35nm。
13.一种测试结构,其特征在于,包括若干个权利要求1至权利要求12任一项所述的测试单元,相邻的所述测试单元中的所述第四导线和所述第五导线连通。
14.如权利要求13所述的测试结构,其特征在于,所述测试单元的数量为103至107个。
15.一种测试方法,其特征在于,包括:
16.一种测试单元的形成方法,其特征在于,包括:
17.如权利要求16所述的测试单元的形成方法,其特征在于,所述第一导电插塞的边缘在第三方向与所述第一端部的边缘在第三方向之间的距离为7nm至15nm。
18.如权利要求16所述的测试单元的形成方法,其特征在于,所述第三导电插塞的边缘在第三方向与所述第二端部的边缘在第三方向之间的距离为7nm至15nm。
19.一种测试结构的形成方法,其特征在于,包括若干个权利要求16至权利要求18任一所述的测试单元的形成方法,将相邻的所述测试单元中的所述第四导线和所述第五导线连通设计。
20.如权利要求19所述的测试结构的形成方法,其特征在于,所述测试单元的数量为103至107个。
...【技术特征摘要】
1.一种测试单元,其特征在于,包括:
2.如权利要求1所述的测试单元,其特征在于,所述第一导线沿第一方向延伸;所述第一导电插塞和所述第二导电插塞分别沿第二方向延伸,且所述第一导电插塞和所述第二导电插塞沿所述第一方向平行排布,所述第一方向与所述第二方向不同。
3.如权利要求2所述的测试单元,其特征在于,所述第二导线和所述第三导线分别沿着第三方向延伸,所述第三方向与所述第一方向和所述第二方向不同。
4.如权利要求2所述的测试单元,其特征在于,所述第三导电插塞和所述第四导电插塞分别沿着所述第二方向延伸,且所述第三导电插塞和所述第四导电插塞沿所述第一方向平行排布。
5.如权利要求2所述的测试单元,其特征在于,所述第四导线和所述第五导线分别沿着所述第一方向延伸。
6.如权利要求3所述的测试单元,其特征在于,所述第一导电插塞的边缘在所述第三方向与所述第一端部的边缘在所述第三方向之间的距离为7nm至15nm。
7.如权利要求3所述的测试单元,其特征在于,所述第三导电插塞的边缘在所述第三方向与所述第二端部的边缘在所述第三方向之间的距离为7nm至15nm。
8.如权利要求3所述的测试单元,其特征在于,所述第一导线沿着所述第三方向的宽度为40nm至100nm。
9.如权利要求3所述的测试单元,其特征在于,所述第四导线和所述第五导线沿着所述第三方向的宽度为40nm至100nm。
10.如权利要求3所述的测试单元,其特征在于,所述第二导线的端部处和所述第三...
【专利技术属性】
技术研发人员:吴轶超,
申请(专利权)人:中芯国际集成电路制造上海有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。