【技术实现步骤摘要】
本专利技术涉及半导体制造，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿甚至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求，铜互连线逐渐取代铝互连线。与铝相比，铜具有更低的电阻率及更高的抗电迁移特性，可以降低互连线的电阻电容(rc)延迟，改善电迁移，提高器件稳定性。
2、然而，现有技术中在金属层互连的过程中仍存在诸多问题。
技术实现思路
1、本专利技术解决的技术问题是提供一种半导体结构及其形成方法，以提升最终形成的半导体结构的电学性能。
2、为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有导电开口，所述导电开口的侧壁包括第一区、以及位于所述第一区上的第二区；在所述导电开口的侧壁和底部表面形成第一黏附层；在所述第一黏附层上形成导电层，所述导电层填充满所述导电开口，所述衬底暴露出所述导电层的顶部表面；去除所述第二区表面的所述第一黏附层，在所述导电层和所述第二区之间形成填充开口；在所述填充开口内形成抗干扰层；在形成所述抗干扰层之后，在所述衬底上形成介质层，所述介质层内具有插塞开口，所述插塞开口暴露出所述导电层和所述抗干扰层的顶部表面；采用选择性金属生长工艺在所述导电层上形成导电插塞，所述导电
3、可选的，所述第一黏附层的材料包括：钛和氮化钛中的一种或两种。
4、可选的，所述填充开口的深度为：2nm～6nm。
5、可选的，去除所述第二区表面的所述第一黏附层的工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的工艺参数包括：刻蚀溶液包括：nh4oh和h2o2；刻蚀温度为40℃～60℃。
6、可选的，所述抗干扰层的材料包括：绝缘材料；所述绝缘材料包括：氧化硅。
7、可选的，在所述填充开口内形成抗干扰层的方法包括：在所述填充开口内和所述衬底上形成抗干扰材料层；回刻蚀去除位于所述衬底上的所述抗干扰材料层，形成所述抗干扰层。
8、可选的，所述抗干扰材料层的形成工艺包括：原子层沉积工艺。
9、可选的，回刻蚀去除位于所述衬底上的所述抗干扰材料层的工艺包括：干法刻蚀工艺；所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括：氩等离子气体；刻蚀温度为：24℃～26℃。
10、可选的，所述导电层的材料包括：铜、钨和钴中的一种或多种。
11、可选的，所述选择性金属生长工艺包括：选择性钨生长工艺。
12、可选的，所述导电插塞的形成方法包括：采用选择性金属生长工艺在所述导电层上形成初始导电插塞，所述初始导电插塞位于所述插塞开口内；在所述初始导电插塞上和所述介质层上形成第二黏附层；在所述第二黏附层上形成研磨牺牲层；对所述研磨牺牲层、第二黏附层、介质层以及初始导电插塞进行研磨处理，使得所述初始导电插塞形成所述导电插塞。
13、可选的，所述第二黏附层的材料包括：氮化钛。
14、可选的，所述研磨牺牲层的材料与所述初始导电插塞的材料相同；所述研磨牺牲层的材料包括：钨。
15、可选的，所述研磨牺牲层的形成工艺包括：化学气相沉积工艺。
16、相应的，本专利技术技术方案中还提供一种半导体结构，包括：衬底，所述衬底内具有导电开口，所述导电开口的侧壁包括第一区、以及位于所述第一区上的第二区；位于所述第一区表面和所述导电开口底部表面的第一黏附层；位于所述第一黏附层上的导电层，所述导电层位于所述导电开口内，所述衬底暴露出所述导电层的顶部表面；位于所述导电层和所述第二区之间的填充开口；位于所述填充开口内的抗干扰层；位于所述衬底上的介质层，所述介质层内具有插塞开口，所述插塞开口暴露出所述导电层和所述抗干扰层的顶部表面；位于所述导电层上的导电插塞，所述导电插塞填充满所述插塞开口。
17、可选的，所述第一黏附层的材料包括：钛和氮化钛中的一种或两种。
18、可选的，所述填充开口的深度为：2nm～6nm。
19、可选的，所述抗干扰层的材料包括：绝缘材料；所述绝缘材料包括：氧化硅。
20、可选的，所述导电层的材料包括：铜、钨和钴中的一种或多种。
21、可选的，所述导电插塞的材料包括：钨。
22、与现有技术相比，本专利技术的技术方案具有以下优点：
23、本专利技术技术方案的半导体结构的形成方法中，通过去除所述第二区表面的所述第一黏附层，在所述导电层和所述第二区之间形成填充开口，并且在所述填充开口内形成抗干扰层。由于所述抗干扰层不会和选择性金属生长工艺中的前驱气体发生反应，因此能够保证选择性金属生长工艺在所述插塞开口内正常进行，使得形成的所述导电插塞与所述导电层之间的接触电阻减小，进而提升最终形成的半导体结构的电学性能。
24、进一步，所述填充开口的深度为：2nm～6nm。当所述填充开口的深度大于6nm时，使得去除所述第一黏附层的高度较大，进而影响所述导电层与所述导电开口侧壁之间的结合；当所述填充开口的深度小于2nm时，使得形成的所述抗干扰层高度较小，选择性金属生长工艺中的前驱气体仍然会渗透穿过所述抗干扰层与钛发生反应，进而使得选择性金属生长工艺无法在所述插塞开口内正常进行。
25、本专利技术技术方案的半导体结构中，包括：位于所述导电层和所述第二区之间的填充开口；位于所述填充开口内的抗干扰层。由于所述抗干扰层不会和选择性金属生长工艺中的前驱气体发生反应，因此能够保证选择性金属生长工艺在所述插塞开口内正常进行，使得形成的所述导电插塞与所述导电层之间的接触电阻减小，进而提升最终形成的半导体结构的电学性能。
26、进一步，所述填充开口的深度为：2nm～6nm。当所述填充开口的深度大于6nm时，使得去除所述第一黏附层的高度较大，进而影响所述导电层与所述导电开口侧壁之间的结合；当所述填充开口的深度小于2nm时，使得形成的所述抗干扰层高度较小，选择性金属生长工艺中的前驱气体仍然会渗透穿过所述抗干扰层与钛发生反应，进而使得选择性金属生长工艺无法在所述插塞开口内正常进行。
本文档来自技高网...【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一黏附层的材料包括：钛和氮化钛中的一种或两种。
3.如权利要求1所述半导体结构的形成方法，其特征在于，所述填充开口的深度为：2nm～6nm。
4.如权利要求1所述半导体结构的形成方法，其特征在于，去除所述第二区表面的所述第一黏附层的工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的工艺参数包括：刻蚀溶液包括：NH4OH和H2O2；刻蚀温度为40℃～60℃。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述抗干扰层的材料包括：绝缘材料；所述绝缘材料包括：氧化硅。
6.如权利要求1所述半导体结构的形成方法，其特征在于，在所述填充开口内形成抗干扰层的方法包括：在所述填充开口内和所述衬底上形成抗干扰材料层；回刻蚀去除位于所述衬底上的所述抗干扰材料层，形成所述抗干扰层。
7.如权利要求6所述半导体结构的形成方法，其特征在于，所述抗干扰材料层的形成工艺包括：原子层沉积工艺。
8.如权利要求6所述半导
9.如权利要求1所述半导体结构的形成方法，其特征在于，所述导电层的材料包括：铜、钨和钴中的一种或多种。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述选择性金属生长工艺包括：选择性钨生长工艺。
11.如权利要求1所述半导体结构的形成方法，其特征在于，所述导电插塞的形成方法包括：采用选择性金属生长工艺在所述导电层上形成初始导电插塞，所述初始导电插塞位于所述插塞开口内；在所述初始导电插塞上和所述介质层上形成第二黏附层；在所述第二黏附层上形成研磨牺牲层；对所述研磨牺牲层、第二黏附层、介质层以及初始导电插塞进行研磨处理，使得所述初始导电插塞形成所述导电插塞。
12.如权利要求11所述半导体结构的形成方法，其特征在于，所述第二黏附层的材料包括：氮化钛。
13.如权利要求11所述半导体结构的形成方法，其特征在于，所述研磨牺牲层的材料与所述初始导电插塞的材料相同；所述研磨牺牲层的材料包括：钨。
14.如权利要求11所述半导体结构的形成方法，其特征在于，所述研磨牺牲层的形成工艺包括：化学气相沉积工艺。
15.一种半导体结构，其特征在于，包括：
16.如权利要求15所述半导体结构，其特征在于，所述第一黏附层的材料包括：钛和氮化钛中的一种或两种。
17.如权利要求15所述半导体结构，其特征在于，所述填充开口的深度为：2nm～6nm。
18.如权利要求15所述半导体结构，其特征在于，所述抗干扰层的材料包括：绝缘材料；所述绝缘材料包括：氧化硅。
19.如权利要求15所述半导体结构的形成方法，其特征在于，所述导电层的材料包括：铜、钨和钴中的一种或多种。
20.如权利要求15所述半导体结构的形成方法，其特征在于，所述导电插塞的材料包括：钨。
...【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一黏附层的材料包括：钛和氮化钛中的一种或两种。
3.如权利要求1所述半导体结构的形成方法，其特征在于，所述填充开口的深度为：2nm～6nm。
4.如权利要求1所述半导体结构的形成方法，其特征在于，去除所述第二区表面的所述第一黏附层的工艺包括：湿法刻蚀工艺；所述湿法刻蚀工艺的工艺参数包括：刻蚀溶液包括：nh4oh和h2o2；刻蚀温度为40℃～60℃。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述抗干扰层的材料包括：绝缘材料；所述绝缘材料包括：氧化硅。
6.如权利要求1所述半导体结构的形成方法，其特征在于，在所述填充开口内形成抗干扰层的方法包括：在所述填充开口内和所述衬底上形成抗干扰材料层；回刻蚀去除位于所述衬底上的所述抗干扰材料层，形成所述抗干扰层。
7.如权利要求6所述半导体结构的形成方法，其特征在于，所述抗干扰材料层的形成工艺包括：原子层沉积工艺。
8.如权利要求6所述半导体结构的形成方法，其特征在于，回刻蚀去除位于所述衬底上的所述抗干扰材料层的工艺包括：干法刻蚀工艺；所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括：氩等离子气体；刻蚀温度为：24℃～26℃。
9.如权利要求1所述半导体结构的形成方法，其特征在于，所述导电层的材料包括：铜、钨和钴中的一种或多种。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述选择性金属生长工艺...
【专利技术属性】
技术研发人员：许增升，张浩，段超，王晓娟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。