【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种半导体结构的形成方法。
技术介绍
1、随着半导体技术的发展，半导体器件的尺寸持续减小。近年来，为了实现更小的器件尺寸以及更高的器件集成度，场效应晶体管器件逐渐从平面结构向三维立体式结构过渡，例如鳍式晶体管结构。与平面结构的晶体管相比，三维立体式的晶体管可以有效提升载流子迁移率，并减少漏电电流，缓解短沟道效应。
2、在集成电路器件中，不同器件区的场效应晶体管具有不同的栅极图案，从而满足不同器件区的需求。然而，现有技术中器件结构的缺陷较多，且栅极高度的均匀性较差，从而使器件性能有待提升。
技术实现思路
1、本专利技术解决的技术问题是，提供一种半导体结构的形成方法，减少了结构缺陷，提升了栅极高度的均匀性，提升了器件性能。
2、为解决上述技术问题，本专利技术的技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上包括第一区和第二区；在所述衬底上形成伪栅，所述第一区上的伪栅的间距小于第二区上的伪栅的间距；在所述衬底上和所述伪栅侧壁上形成初始介质层，所述初始介质层暴露出所述伪栅，所述第一区上的初始介质层的表面高于所述第二区上的初始介质层表面；对所述第一区和第二区上的初始介质层进行回刻蚀，在衬底上形成层间介质层，第一区上的层间介质层的表面低于第二区上的层间介质层表面；在层间介质层上形成暴露出伪栅的隔离层；在形成所述隔离层之后，去除所述伪栅，在所述层间介质层内形成栅极开口；在所述栅极开口内形成栅极结构；在形成所述栅极结构之后，去除
3、可选的，在形成所述伪栅之前，还包括：在所述衬底上形成初始氧化层，所述伪栅形成于初始氧化层上。
4、可选的，所述初始氧化层的材料与所述隔离层的材料不同。
5、可选的，所述初始氧化层的材料包括氧化硅。
6、可选的，所述隔离层的材料包括氮化硅。
7、可选的，形成所述隔离层的方法包括：在所述伪栅和层间介质层上形成初始隔离材料层；对所述初始隔离材料层以及伪栅进行回刻蚀，直至所述第一区上的伪栅表面齐平于第二区上的伪栅表面，所述初始隔离材料层成为隔离层。
8、可选的，在形成所述初始隔离材料层之后，在回刻蚀所述初始隔离材料层以及伪栅之前，还包括：在所述初始隔离材料层上形成牺牲氧化层；对所述初始隔离材料层以及牺牲氧化层进行平坦化处理。
9、可选的，在去除伪栅之后，在形成栅极结构之前，还包括：去除所述初始氧化层。
10、可选的，去除所述初始氧化层的工艺包括certas工艺。
11、可选的，形成伪栅以及初始介质层的方法包括：在衬底上形成初始伪栅结构；形成包围初始伪栅结构的介质材料层；对所述初始伪栅结构和介质材料层进行平坦化处理，以形成伪栅以及初始介质层。
12、可选的，所述伪栅和初始介质层之间还具有位于伪栅侧壁的牺牲侧墙。
13、可选的，在形成隔离层之前，还包括：去除所述牺牲侧墙，在所述伪栅和层间介质层之间形成间隙；在形成隔离层之后，将所述间隙封闭，以形成空气间隙层。
14、可选的，去除所述牺牲侧墙的工艺为自由基表面处理刻蚀工艺。
15、可选的，所述栅极结构的形成方法包括：在所述栅极开口内沉积栅极材料层；对所述栅极材料层进行平坦化处理，直至暴露出隔离层表面，形成栅极结构。
16、可选的，对所述层间介质层以及栅极结构进行平坦化处理后，所述第一区上的栅极结构的顶部表面与第二区上的栅极结构的顶部表面齐平。
17、可选的，去除至少部分所述隔离层的工艺包括自由基干法刻蚀工艺、气体干法刻蚀工艺、湿法刻蚀工艺中的一种或多种组合。
18、可选的，所述第一区上的伪栅的宽度小于第二区上的伪栅的宽度。
19、可选的，所述衬底包括基底以及位于基底上的鳍部结构。
20、与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
21、本专利技术的技术方案提供的半导体结构的形成方法中，通过对初始介质层进行减薄处理形成层间介质层，使第一区上的层间介质层的表面低于第二区上的层间介质层的表面，并且结合所述层间介质层上的隔离层，能够在后续形成栅极结构后，在对所述栅极结构以及层间介质层进行平坦化处理的过程中，使第二区上需要平坦化处理的层间介质层的厚度大于第一区上需要平坦化处理的层间介质层的厚度，从而补偿了第一区、第二区上的栅极结构的平坦化速率差异，改善了平坦化处理后的第一区和第二区上的栅极结构的均匀性，减少了结构缺陷，改善了器件性能。此外，由于在对所述栅极结构以及层间介质层进行平坦化处理之前，去除了至少部分所述隔离层，暴露出所述栅极结构顶部表面，因此，使后续平坦化层间介质层和栅极结构的工艺中，需要处理的材料的种类减少，使平坦化处理的工艺过程更均匀，从而有利于更好的控制平坦化处理的停止位置，改善了栅极结构的表面均匀性。
22、进一步，所述半导体结构的形成方法还包括在伪栅和层间介质层之间形成空气间隙层，所述空气间隙层有效较低了寄生电容，减小了器件功耗，缓解了rc信号延迟。
23、进一步，由于所述隔离层的存在，在去除所述伪栅的过程中，所述隔离层保护层间介质层不受刻蚀工艺的影响，提升了层间介质层的形貌完整性，减少了结构缺陷，改善了工艺窗口和器件性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述伪栅之前，还包括：在所述衬底上形成初始氧化层，所述伪栅形成于初始氧化层上。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述初始氧化层的材料与所述隔离层的材料不同。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述初始氧化层的材料包括氧化硅。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述隔离层的材料包括氮化硅。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离层的方法包括：在所述伪栅和层间介质层上形成初始隔离材料层；对所述初始隔离材料层以及伪栅进行回刻蚀，直至所述第一区上的伪栅表面齐平于第二区上的伪栅表面，所述初始隔离材料层成为隔离层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在形成所述初始隔离材料层之后，在回刻蚀所述初始隔离材料层以及伪栅之前，还包括：
8.如权利要求2所述的半导体结构的形成方法，其特征在于
9.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述初始氧化层的工艺包括Certas工艺。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成伪栅以及初始介质层的方法包括：在衬底上形成初始伪栅结构；形成包围初始伪栅结构的介质材料层；对所述初始伪栅结构和介质材料层进行平坦化处理，以形成伪栅以及初始介质层。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅和初始介质层之间还具有位于伪栅侧壁的牺牲侧墙。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，在形成隔离层之前，还包括：去除所述牺牲侧墙，在所述伪栅和层间介质层之间形成间隙；在形成隔离层之后，将所述间隙封闭，以形成空气间隙层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，去除所述牺牲侧墙的工艺为自由基表面处理刻蚀工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构的形成方法包括：在所述栅极开口内沉积栅极材料层；对所述栅极材料层进行平坦化处理，直至暴露出隔离层表面，形成栅极结构。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述层间介质层以及栅极结构进行平坦化处理后，所述第一区上的栅极结构的顶部表面与第二区上的栅极结构的顶部表面齐平。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，去除至少部分所述隔离层的工艺包括自由基干法刻蚀工艺、气体干法刻蚀工艺、湿法刻蚀工艺中的一种或多种组合。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区上的伪栅的宽度小于第二区上的伪栅的宽度。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括基底以及位于基底上的鳍部结构。
...【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述伪栅之前，还包括：在所述衬底上形成初始氧化层，所述伪栅形成于初始氧化层上。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述初始氧化层的材料与所述隔离层的材料不同。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述初始氧化层的材料包括氧化硅。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述隔离层的材料包括氮化硅。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离层的方法包括：在所述伪栅和层间介质层上形成初始隔离材料层；对所述初始隔离材料层以及伪栅进行回刻蚀，直至所述第一区上的伪栅表面齐平于第二区上的伪栅表面，所述初始隔离材料层成为隔离层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，在形成所述初始隔离材料层之后，在回刻蚀所述初始隔离材料层以及伪栅之前，还包括：
8.如权利要求2所述的半导体结构的形成方法，其特征在于，在去除伪栅之后，在形成栅极结构之前，还包括：去除所述初始氧化层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，去除所述初始氧化层的工艺包括certas工艺。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成伪栅以及初始介质层的方法包括：在衬底上形成初始伪栅结构；形成包围初始伪栅结构的介...
【专利技术属性】
技术研发人员：范义秋，涂武涛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。