具有浅沟槽隔离结构的器件及其制造方法技术

本发明专利技术公开了一种具有浅沟槽隔离结构的器件及其制造方法，该制造方法包括：提供半导体衬底，半导体衬底具有第一区域和第二区域，第一区域和第二区域上具有鳍片，鳍片顶部覆盖有硬掩膜层；在半导体衬底上形成第一介质层；在半导体衬底上形成具有第一开口的第一掩膜层，第一开口位于第一区域和第二区域之间；在第一介质层靠近第一开口顶部的部分注入改性离子，去除第一掩膜层；刻蚀第一介质层，在第一开口位置形成第一隔离区，以及在第一区域或第二区域中鳍片之间形成第二隔离区。本发明专利技术通过注入改性离子，降低了第一开口处第一介质层的刻蚀速率，使得形成的第一隔离区的厚度更大，改善了器件隔离效果，提高了器件性能。

【技术实现步骤摘要】
具有浅沟槽隔离结构的器件及其制造方法
本专利技术涉及半导体工艺
，尤其涉及一种具有浅沟槽隔离结构的器件及其制造方法。
技术介绍
在FinFET(FinField-EffectTransistor，鳍式场效应晶体管)器件制造工艺中，通常采用STI(ShallowTrenchIsolation，浅沟槽隔离)工艺对器件区域及晶体管进行隔离。为了达到更好的隔离效果，对逻辑单元之间的STI厚度要求较高，而各鳍片之间的STI厚度要求较低。然而在诸如14nm工艺的小尺寸器件制造中，器件中的晶体管密度大，用于定义NMOS(N-Mental-Oxide-Semiconductor，N型金属氧化物半导体)区域的NSR(NMOSSiRecess，NMOS硅槽)和用于定于PMOS(P-Mental-Oxide-Semiconductor，P型金属氧化物半导体)区域的PSR(PMOSSiRecess，PMOS硅槽)会出现重叠(Overlapping)，会引起各逻辑单元之间的STI被二次刻蚀，造成最终得到的逻辑单元之间STI厚度变薄，影响了器件的隔离效果。以图1所示的SRAM(StaticRandomAccessMemory，静态随机存储器)100为例，SRAM100包括第一NMOS区域101、第一PMOS区域102和第二NMOS区域103，其中第一NMOS区域101包括晶体管PD1和PG1，第一PMOS区域102包括晶体管PU1和PU2。第一NMOS区域101的NSR与第一PMOS区域102的PSR发生重叠，重叠部分为第一重叠区域104。图2示出了图1中SRAM100沿A-A’方向的截面图，如图2所示，其中第一隔离区111为第一NMOS区域101和第一PMOS区域102之间的STI，第二隔离区112是各鳍片之间的STI，鳍片106和107为晶体管PD1的鳍片，鳍片108为晶体管PU1的鳍片，由于存在第一重叠区域104(图2未示出)，造成第一隔离区111被二次刻蚀，得到的第一隔离区111的厚度变薄，若第一隔离区111的厚度较薄，会使得随后对鳍片进行离子注入时，N+/P+离子通过第一隔离区111进入衬底，影响了器件的隔离效果和降低器件性能。因此提高逻辑单元之间STI的厚度成为一个重要的关注点。
技术实现思路
本专利技术的专利技术人发现了上述现有技术中存在问题，并因此针对上述问题中的至少一个问题提出了一种新的技术方案。本专利技术的一个目的是提供一种具有浅沟槽隔离结构的器件及其制造方法。根据本专利技术的一个方面，提供了一种具有浅沟槽隔离结构的器件制造方法，包括：提供半导体衬底，半导体衬底具有第一区域和第二区域，第一区域和第二区域上具有鳍片，鳍片顶部覆盖有硬掩膜层；在半导体衬底上形成第一介质层；在半导体衬底上形成具有第一开口的第一掩膜层，第一开口位于第一区域和第二区域之间；在第一介质层靠近第一开口顶部的部分注入改性离子，去除第一掩膜层；刻蚀第一介质层，在第一开口位置形成第一隔离区，以及在第一区域或第二区域中鳍片之间形成第二隔离区。可选的，第一隔离区厚度大于第二隔离区厚度。可选的，在第一介质层靠近第一开口顶部的部分注入改性离子，去除第一掩膜层包括：采用离子注入工艺，将改性离子注入第一介质层靠近第一开口顶部的部分；去除第一掩膜层并退火。可选的，改性离子为Si、N或C中的一种。可选的，改性离子注入第一介质层靠近第一开口顶部的部分的厚度为800-1500埃。可选的，在半导体衬底上形成第一介质层包括：在半导体衬底上形成第一介质层，第一介质层覆盖鳍片；化学机械平坦化第一介质层。可选的，利用流体化学汽相淀积工艺在半导体衬底上形成第一介质层。可选的，在化学机械平坦化第一介质层之后，刻蚀第一介质层，直至暴露硬掩膜层。可选的，在半导体衬底上形成第一介质层的步骤之前包括：在半导体衬底和鳍片侧壁上形成线形氧化层。可选的，在刻蚀第一介质层之后，去除硬掩膜层。根据本专利技术的一个方面，提供了一种具有浅沟槽隔离结构的器件，包括：半导体衬底，半导体衬底具有第一区域和第二区域，第一区域和第二区域上具有鳍片；其中，第一区域和第二区域之间形成有第一隔离区；第一隔离区顶部具有改性离子；第一区域或第二区域中鳍片之间形成有第二隔离区。可选的，第一隔离区厚度大于第二隔离区厚度。可选的，改性离子为Si、N或C中的一种。可选的，改性离子在第一隔离区的厚度为800-1500埃。可选的，半导体衬底和鳍片侧壁形成有线形氧化层。本专利技术的一个优点在于，通过在第一介质层靠近第一开口顶部的部分注入改性离子，降低了第一开口处第一介质层的刻蚀速率，使得形成的第一隔离区的厚度更大，改善了器件隔离效果，提高了器件性能。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其他特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本专利技术的实施例，并且连同说明书一起用于解释本专利技术的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本专利技术，其中：图1示意性地示出现有技术中具有浅沟槽隔离结构的器件的平面图。图2示意性地示出现有技术中具有浅沟槽隔离结构的器件的截面图。图3示出根据本专利技术的具有浅沟槽隔离结构的器件制造方法的一个实施例的流程图。图4示出根据本专利技术的具有浅沟槽隔离结构的器件制造方法的另一个实施例的流程图。图5A-图5I示意性地示出根据本专利技术的具有浅沟槽隔离结构的器件制造方法的一个实施例的各个阶段的截面图。具体实施方式现在将参照附图来详细描述本专利技术的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本专利技术的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本专利技术及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。图3示出根据本专利技术的具有浅沟槽隔离结构的器件制造方法的一个实施例的流程图。如图3所示，在步骤302，提供半导体衬底，半导体衬底具有第一区域和第二区域，第一区域和第二区域上具有鳍片，鳍片顶部覆盖有硬掩膜层。第一区域和第二区域可以分别是NMOS区域和PMOS区域，在第一区域和第二区域上具有鳍片，鳍片顶部覆盖的硬掩膜层可以是氮化硅，或者本领域技术人员所知的其它硬掩膜层的材料。步骤304，在半导体衬底上形成第一介质层。第一介质层可以由二氧化硅淀积形成。在一个实施例中，可以采用流体化学气相淀积工艺(FlowableChemicalVaporDeposition，FCVD)在半导体衬底上形成第一介质层覆盖鳍片，然后进行化学机械平坦化(Chemical-MechanicalPlanarization，CMP)。之后刻蚀第一介质层，直至暴露硬掩膜层。本文档来自技高网...

【技术保护点】
一种具有浅沟槽隔离结构的器件制造方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域，所述第一区域和第二区域上具有鳍片，所述鳍片顶部覆盖有硬掩膜层；在所述半导体衬底上形成第一介质层；在所述半导体衬底上形成具有第一开口的第一掩膜层，所述第一开口位于所述第一区域和所述第二区域之间；在所述第一介质层靠近所述第一开口顶部的部分注入改性离子，去除所述第一掩膜层；刻蚀所述第一介质层，在所述第一开口位置形成第一隔离区，以及在所述第一区域或所述第二区域中所述鳍片之间形成第二隔离区。

【技术特征摘要】
1.一种具有浅沟槽隔离结构的器件制造方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域，所述第一区域和第二区域上具有鳍片，所述鳍片顶部覆盖有硬掩膜层；在所述半导体衬底上形成第一介质层；在所述半导体衬底上形成具有第一开口的第一掩膜层，所述第一开口位于所述第一区域和所述第二区域之间；在所述第一介质层靠近所述第一开口顶部的部分注入改性离子，去除所述第一掩膜层；刻蚀所述第一介质层，在所述第一开口位置形成第一隔离区，以及在所述第一区域或所述第二区域中所述鳍片之间形成第二隔离区。2.根据权利要求1所述的方法，其特征在于，所述第一隔离区厚度大于所述第二隔离区厚度。3.根据权利要求2所述的方法，其特征在于，在所述第一介质层靠近所述第一开口顶部的部分注入改性离子，去除所述第一掩膜层包括：采用离子注入工艺，将改性离子注入所述第一介质层靠近所述第一开口顶部的部分；去除所述第一掩膜层并退火。4.根据权利要求3所述的方法，其特征在于，所述改性离子为Si、N或C中的一种。5.根据权利要求4所述的方法，其特征在于，所述改性离子注入所述第一介质层靠近所述第一开口顶部的部分的厚度为800-1500埃。6.根据权利要求2所述的方法，其特征在于，在所述半导体衬底上形成第一介质层包括：在所述半导体衬底上形成第一介质层，所述第一介质层...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11