制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构技术

一种用于制造浅沟槽隔离的方法包括：在衬底中形成沟槽；形成填充沟槽的间隙的底部浅沟槽隔离电介质；以及在底部浅沟槽隔离电介质上形成顶部浅沟槽隔离电介质。底部浅沟槽隔离电介质具有凹形中心部分，并且通过使用低沉积与溅射比率的高密度等离子体化学汽相沉积工艺在底部浅沟槽隔离电介质上沉积顶部浅沟槽隔离电介质。也公开了具有浅沟槽隔离的半导体结构。本发明专利技术实施例涉及制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构。

【技术实现步骤摘要】

本专利技术实施例涉及制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构。
技术介绍
集成电路的制造中的许多工艺需要在衬底中形成不同形状的沟槽以及需要沟槽的后续填充。例如，DRAM电路的制造需要电介质填充的沟槽以形成存储电容器。也有各种各样的电路拓扑结构(包括DRAM电路)，这些电路拓扑结构需要部分的电路通过浅沟槽隔离(STI)彼此隔离。
技术实现思路
根据本专利技术的一个实施例，提供了一种用于制造浅沟槽隔离的方法，包括：在衬底中形成沟槽；通过高密度等离子体化学汽相沉积(HDP-CVD)工艺在所述沟槽中形成底部浅沟槽隔离电介质；以及以具有与所述底部浅沟槽隔离电介质不同的沉积与溅射比率的另一HDP-CVD工艺在所述底部浅沟槽隔离电介质上形成顶部浅沟槽隔离电介质。根据本专利技术的另一实施例，还提供了一种用于制造浅沟槽隔离的方法，包括：在衬底中形成沟槽；在所述沟槽中形成底部浅沟槽隔离电介质；通过高密度等离子体化学汽相沉积(HDP-CVD)工艺在所述底部浅沟槽隔离电介质和所述衬底上形成顶部浅沟槽隔离电介质；以及在所述顶部浅沟槽隔离电介质上形成掩模层以图案化所述顶部浅沟槽隔离电介质。根据本专利技术的又一实施例，还提供了一种半导体结构，包括：衬底，所述衬底中具有沟槽；底部浅沟槽隔离电介质，形成在所述沟槽中；以及顶部浅沟槽隔离电介质，形成在所述底部浅沟槽隔离电介质上，其中，所述底部浅沟槽隔离电介质和所述顶部浅沟槽隔离电介质具有不同的反射指
数，其中，所述沟槽、所述底部浅沟槽隔离电介质和所述顶部浅沟槽隔离电介质形成浅沟槽隔离。附图说明当结合附图进行阅读时，根据下面详细的描述可以最佳理解本专利技术的各方面。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。图1A至图1H是根据一些实施例的用于制造浅沟槽隔离(STI)的方法的不同步骤的截面图。图2是根据一些实施例的HDP-CVD装置的示意图。图3是根据一些实施例的具有浅沟槽隔离的半导体结构的示意性截面图。图4A至图4G是根据一些实施例的用于制造浅沟槽隔离(STI)的方法的不同步骤的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者之上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。另外，为便于描述，本文中可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一个(另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装
置可以以其他方式定向(旋转90度或在其他方位上)，而对本文中使用的空间相对描述可以同样地作相应的解释。浅沟槽隔离(STI)常用于半导体技术中以在集成电路中的有源器件区之间形成隔离。浅沟槽隔离的粗糙表面引起诸如光刻胶变形的缺陷，并且在随后的工艺中可以出现更多的缺陷。在形成浅沟槽隔离之后，例如，通常通过使用回溅射(sputter back)工艺对浅沟槽隔离实施平坦化。然而，在一些情况下，回溅射工艺引起额外的器件泄漏。回溅射浅沟槽隔离的工艺不仅会导致晶圆产量的损失，还消耗了大量的时间。此外，在回溅射工艺期间产生粒子，从而需要随后的清洗步骤以防止晶圆受到粒子的污染。因此，本专利技术提供了一种通过使用两步沟槽填充技术形成浅沟槽隔离的方法，因此，可以省略表面平坦化的额外的步骤。参考图1A至图1H，图1A至图1H是根据一些实施例的在方法的各个制造步骤期间的用于制造部分或整个浅沟槽隔离(STI)的方法的不同步骤的截面图。应当理解，可以在该方法之前、期间和之后提供额外的步骤，并且对于该方法的额外的实施例，可以代替或消除下文描述的一些步骤。参考图1A，在衬底110的整个表面上形成衬垫层120。可以以诸如通过化学汽相沉积(CVD)、物理汽相沉积(PVD)等的任何合适的方式在衬底上形成衬垫层120。例如，衬底110是由硅；诸如碳化硅、砷化铟或磷化铟的化合物半导体；或者诸如碳化硅锗、磷砷化镓或磷铟化镓的合金半导体制成的。衬垫层120可以具有大于约3.5的介电常数。例如，衬垫层120是由氮化硅(SiN)、碳化硅(SiC)、氮掺杂的碳化硅(SiC:N，也被称为NDC)、氮氧化硅(SiON)、氧掺杂的碳化硅(SiC:O，也被称为ODC)、或氧化硅(SiO2)制成的。在一些实施例中，该衬垫层120包括衬垫氧化物层和衬垫氮化物层。例如，通过低压化学汽相沉积(LPCVD)形成衬垫层120。参考图1B，形成多个沟槽130。为了形成沟槽130，在衬底110上形成掩模层140。掩模层140为光刻胶层。通过光刻工艺图案化掩模层140，以形成多个部件和由衬垫层120上的部件限定的多个开口。根据预定的集成电路图案形成掩模层140的图案。然后，实施蚀刻工艺以形成沟槽130。
在这一步骤之后去除图案化的掩模层140。参考图1C，在沟槽130中填充底部浅沟槽隔离电介质150。例如，底部浅沟槽隔离电介质150是由氧化物制成的。底部浅沟槽隔离电介质150沉积在沟槽130中但是不覆盖衬垫层120。因为开口在沟槽130的顶部处的直径大于开口在沟槽130的底部处的直径，所以在每个沟槽130中的底部浅沟槽隔离电介质150的表面是凹形的。参考图1D，在衬底110上形成顶部浅沟槽隔离电介质160。顶部浅沟槽隔离电介质160覆盖衬垫层120和底部浅沟槽隔离电介质150。顶部浅沟槽隔离电介质160是氧化物层。顶部浅沟槽隔离电介质160的厚度比底部浅沟槽隔离电介质150的厚度薄。通过化学汽相沉积工艺在衬底110上形成底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160。底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160在衬底110上通过两步形成。在一些实施例中，在同一工艺室中形成底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160。例如，由于高密度等离子体化学汽相沉积工艺(HDP-CVD)填充间隙的良好的能力，因此通过高密度等离子体化学汽相沉积工艺(HDP-CVD)来形成底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160以防止空隙的生成。HDP-CVD是能够同时执行沉积和溅射工艺的化学汽相沉积的方法。HDP-CVD离子具有沉积组件和溅射组件，从而使得沉积和回溅射步骤在HDP-CVD工艺中在作为一个步骤的一个单一工艺室处原位实施。良好的间隙填充性能、高膜密度和低金属污染使得HDP-CVD对于浅沟槽隔离应用而言是合格的而不需要沉积后退火。在一些实施例中，底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160的配方基本上相同，但是在底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质16本文档来自技高网...

【技术保护点】
一种用于制造浅沟槽隔离的方法，包括：在衬底中形成沟槽；通过高密度等离子体化学汽相沉积(HDP‑CVD)工艺在所述沟槽中形成底部浅沟槽隔离电介质；以及以具有与所述底部浅沟槽隔离电介质不同的沉积与溅射比率的另一HDP‑CVD工艺在所述底部浅沟槽隔离电介质上形成顶部浅沟槽隔离电介质。

【技术特征摘要】
2015.02.26 US 14/632,6901.一种用于制造浅沟槽隔离的方法，包括：在衬底中形成沟槽；通过高密度等离子体化学汽相沉积(HDP-CVD)工艺在所述沟槽中形成底部浅沟槽隔离电介质；以及以具有与所述底部浅沟槽隔离电介质不同的沉积与溅射比率的另一HDP-CVD工艺在所述底部浅沟槽隔离电介质上形成顶部浅沟槽隔离电介质。2.根据权利要求1所述的用于制造浅沟槽隔离的方法，其中，当所述底部浅沟槽隔离电介质填充所述沟槽时，停止形成所述底部浅沟槽隔离电介质。3.根据权利要求2所述的用于制造浅沟槽隔离的方法，其中，用于形成所述顶部浅沟槽隔离电介质的所述HDP-CVD工艺的所述沉积与溅射比率在从约1.2至约3.0的范围内。4.根据权利要求3所述的用于制造浅沟槽隔离的方法，其中，所述底部浅沟槽隔离电介质是由SixOy制成的，其中，x＞y。5.根据权利要求3所述的用于制造浅沟槽隔离的方法，其中，所述顶部浅沟槽隔离电介质是由SixOy制成的，其中，x＜y。6.根据权利要求1所述的用于制造浅...

【专利技术属性】
技术研发人员：颜君旭，黄邦育，彭垂亚，陈静雯，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71