浅沟槽隔离结构的制备方法技术

本发明专利技术的浅沟槽隔离结构的制备方法，包括：提供一半导体衬底，选择性刻蚀所述半导体衬底，以形成浅槽；沉积一第一介质层，所述第一介质层覆盖所述浅槽以及所述半导体衬底；进行湿法刻蚀，以去除表面部分的所述第一介质层；沉积一第二介质层，所述第二介质层覆盖剩余部分的所述第一介质层。本发明专利技术中，先沉积第一介质层，并采用湿法刻蚀去除部分所述第一介质层，之后沉积第二介质层，使得在进行第二次化学气相沉积过程中，沉积是在所述第一介质层上进行的，沉积速率不受硅晶格的影响，各个方向上沉积速率接近，形成边角均匀平滑的浅沟槽隔离粒结构。

【技术实现步骤摘要】
【专利摘要】本专利技术的，包括：提供一半导体衬底，选择性刻蚀所述半导体衬底，以形成浅槽；沉积一第一介质层，所述第一介质层覆盖所述浅槽以及所述半导体衬底；进行湿法刻蚀，以去除表面部分的所述第一介质层；沉积一第二介质层，所述第二介质层覆盖剩余部分的所述第一介质层。本专利技术中，先沉积第一介质层，并采用湿法刻蚀去除部分所述第一介质层，之后沉积第二介质层，使得在进行第二次化学气相沉积过程中，沉积是在所述第一介质层上进行的，沉积速率不受硅晶格的影响，各个方向上沉积速率接近，形成边角均匀平滑的浅沟槽隔离粒结构。【专利说明】巧沟槽隔离结构的制备方法
本专利技术设及半导体
，尤其设及一种改善浅沟槽结构边角均匀性的浅沟槽 隔离结构的制备方法。
技术介绍
在当今半导体工艺技术中，浅沟槽隔离结构（STI)工艺是前道工艺中最重要和最 复杂的工艺之一，尽管此工艺已经被广泛应用于0.25微米W下的半导体制造工艺技术中， 但随着特征尺寸的不断降低，浅沟槽隔离结构工艺也在不断的改进和发展。对于浅沟槽隔 离结构工艺的基本要求是：当大量的晶体管器件等集成到越来越小的忍片上时，它能很好 的起到把每一个微小器件绝缘隔离开的作用，同时又不会影响运些器件的工作特性。 现有技术中制备的浅沟槽隔离结构参考图Ia所示，包括半导体衬底1 W及浅沟槽 隔离结构2,由于娃晶体中<110〉晶向上的面密度较小，使得在该方向上原子沉积的速度小 于<111〉、<100〉等其他晶向上原子沉积的速率，因此形成如图Ia中A所示的浅沟槽隔离结 构边角的凹槽缺陷，边角处的介质层较薄，其局部的的透射电镜图像如图化所示，从图中 可W看出，边角处的介质层的厚度相差较大，并且边角的凹槽的深度为103A。之后，当晶圆 上被刻出一条条浅沟槽隔离沟道的时候，周围器件的特性对于运些浅沟槽隔离结构的形状 非常敏感，浅沟槽隔离结构的形状同时也决定了器件有源区的形状和大小，当运些有源区 被加上一定电压后，在它的边角部位就会产生很强的区域电场，从而影响和改变相关晶体 管等小器件的工作特性，运是因为浅沟槽隔离结构的边角上的介质层较薄，很容易被击穿， 失去绝缘隔离的作用。
技术实现思路
本专利技术的目的在于，提供一种。可W改善浅沟槽隔离 结构边角的均匀性。 阳〇化]为解决上述技术问题，本专利技术提供一种，包括： 提供一半导体衬底，选择性刻蚀所述半导体衬底，W形成浅槽； 沉积一第一介质层，所述第一介质层覆盖所述浅槽W及所述半导体衬底； 进行湿法刻蚀，W去除表面部分的所述第一介质层； 沉积一第二介质层，所述第二介质层覆盖剩余部分的所述第一介质层。 可选的，所述第一介质层为氧化娃。 可选的，采用化学气相沉积方法沉积所述第一介质层。[001引可选的，所述第一介质层的厚度为100藻-现0乂。 可选的，采用氨氣酸溶液进行湿法刻蚀。 可选的，进行湿法刻蚀的时间为60S-90S。 可选的，所述第二介质层为氧化娃。 可选的，采用化学气相沉积方法沉积所述第二介质层。 阳017] 可选的，所述第二介质层的厚度为300A-400A。 可选的，进行第二次化学气相沉积之后进行化学机械研磨平坦化，去除所述浅槽 之外的所述第一介质层和所述第二介质层，形成浅沟槽隔离结构。 与现有技术相比，本专利技术具有W下优点： 本专利技术提供的，包括：提供一半导体衬底，选择性刻蚀 所述半导体衬底，W形成浅槽；沉积一第一介质层，所述第一介质层覆盖所述浅槽W及所述 半导体衬底；进行湿法刻蚀，W去除表面部分的所述第一介质层；沉积一第二介质层，所述 第二介质层覆盖剩余部分的所述第一介质层。本专利技术中，先沉积第一介质层，并采用湿法刻 蚀去除部分所述第一介质层，之后沉积第二介质层，使得在进行第二次化学气相沉积过程 中，沉积是在所述第一介质层上进行的，沉积速率不受娃晶格的影响，各个方向上沉积速率 接近，形成边角均匀平滑的浅沟槽隔离粒结构。【附图说明】 图Ia和图化为现有技术中浅沟槽隔离结构的透射电镜图像； 图2为本专利技术的制备浅沟槽隔离结构的方法流程图； 图3至图7为办专利技术浅沟槽制备方法各步骤对应的半导体结构的剖面示意图； 图8为本专利技术形成的浅沟槽隔离结构透射电镜图像。【具体实施方式】 下面将结合示意图对本专利技术的进行更详细的描述，其 中表示了本专利技术的优选实施例，应该理解本领域技术人员可W修改在此描述的本专利技术，而 仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知 道，而并不作为对本专利技术的限制。 在下列段落中参照附图W举例方式更具体地描述本专利技术。根据下面说明和权利要 求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比例，仅用W方便、明晰地辅助说明本专利技术实施例的目的。 本专利技术的核屯、思想在于，通过在娃衬底上先沉积一层第一介质层，之后通过湿法 刻蚀，去除部分第一介质层，使得第一介质层在浅槽中的各部分均匀平缓，之后沉积第二介 质层，通过第一介质层将娃衬底与第二介质层隔离开来，使得在沉积第二介质层的过程中， 各个方向上的沉积速率不收娃衬底中娃的晶格结构的影响，因此，避免由于<110〉晶向的 上由于沉积速率较低而在浅槽的边角处形成缺陷。本专利技术通过两次沉积介质层的方法改善 边角缺陷，从而避免由于边角处过薄的介质层使得浅沟槽隔离结构由于高压击穿等现象。 具体的，结合上述核屯、思想，本专利技术提供的的流程图 参考图2所示，W下结合图3至图8进行具体说明。 参考图3所示，执行步骤SI,提供半导体衬底10,在所述半导体衬底上衬底10上 沉积一光阻，对所述半导体衬底10进行选择性刻蚀，形成一浅槽20。 之后，参考图4所示，执行步骤S2,沉积一第一介质层30,所述第一介质层30覆盖 所述浅槽20 W及所述半导体衬底10。在本实施例中，所述第一介质层30为氧化娃，并且采 用化学气相沉积方法沉积所述第一介质层30,根据工艺需要，沉积所述第一介质层30的厚 度为100A-200A，优选的，氧化娃的厚度为.15沿盞，在进行第一次化学气相沉积过程中，所 述半导体衬底10表面的部分娃会被氧化形成很薄的氧化娃（图中为示出）。 接着，参考图5所示，执行步骤S3,对所述第一介质层30进行湿法刻蚀，去除表面 部分的所述第一介质层30,形成第一介质层30'。在本实施例中，采用氨氣酸溶液刻蚀所述 第一介质层30,经过氨氣酸刻蚀之后，所述第一介质层30的表层部分会去去除，较佳的，刻 蚀时间为60S-90S，使得在所述半导体衬底10 W及所述浅槽20的表面还存在一层介质层 30 '，并且所述第一介质层30'的边角比较平滑（图中为示出），并且所述第一介质层30'作 为隔离层，使得在进行后续的第二化学气相沉积的过程中，第二介质层的沉积不受半导体 衬底中娃的晶格结构的影响，各个方向的沉积速率接近，使得形成的第二介质层在所述浅 槽20中更加均匀，在浅槽的边角处更为平滑。 参考图6所示，执行步骤S4,沉积第二介质层40,所述第二介质层40覆盖剩余部 分的所述第一介质层30'。在本实施中，所述第二介质层40为氧化娃，并且采用化学气相沉 积方法沉积所述第二介质层40,根据工艺需要，第二介质层的厚度为300A-400A。在本发 明中，由于第二介质本文档来自技高网...

【技术保护点】
一种浅沟槽隔离结构的制备方法，其特征在于，包括：提供一半导体衬底，选择性刻蚀所述半导体衬底，以形成浅槽；沉积一第一介质层，所述第一介质层覆盖所述浅槽以及所述半导体衬底；进行湿法刻蚀，以去除表面部分的所述第一介质层；沉积一第二介质层，所述第二介质层覆盖剩余部分的所述第一介质层。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘志坤，施平，陈应杰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31