一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，涉及半导体技术领域。所述方法包括：提供半导体衬底，在半导体衬底的表面上形成有垫氧化物层，在垫氧化物层上形成有具有浅沟槽隔离结构的图案的硬掩膜层；对暴露的垫氧化物层进行离子注入掺杂工艺，以形成位于垫氧化物层内的非晶区域；进行退火工艺，以使得非晶区域向两侧扩散到部分硬掩膜层的下方的垫氧化物层内；以硬掩膜层为掩膜，依次刻蚀非晶区域和部分半导体衬底，以形成浅沟槽；在浅沟槽的底部和侧壁上形成衬垫层，使浅沟槽的顶部尖角在这个过程中得以被圆滑化。根据本发明专利技术的制造方法，可以很好的形成STI尖角圆滑化，提高了浅沟槽隔离结构的隔离作用。

A semiconductor device and a method of manufacturing the same

The invention provides a semiconductor device and a manufacturing method thereof, relating to the field of semiconductor technology. The method includes: providing a semiconductor substrate, a pad oxide layer formed on the surface of the semiconductor substrate, a hard mask layer has a pattern of shallow trench isolation structure is formed in the pad oxide layer; the pad oxide layer exposed to the ion implantation process, to form an amorphous region within the pad oxide layer; for the annealing process, so that the amorphous area on both sides to spread to the lower part of the pad oxide layer within the hard mask layer; with the hard mask layer as a mask, followed by etching of amorphous region and part of a semiconductor substrate to form a shallow trench; forming pad layer at the bottom and the side wall of the shallow trench, the top light groove angle in the process of being able to smooth. According to the manufacturing method of the invention, the STI sharp corners can be well formed, and the isolation function of the shallow groove isolation structure is improved.

【技术实现步骤摘要】
一种半导体器件及其制造方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法。
技术介绍
浅沟槽隔离(shallowtrenchisolation，简称STI)结构广泛应用于先进的逻辑电路工艺中，其优劣直接影响到器件的性能。由于STI角部的氧化层厚度通常会比较薄，加之之后形成的多晶硅电极会覆盖在这个区域，导致晶体管的阈值电压降低，这通常称之为“反窄沟效应”。在先进的EE/闪存/逻辑工艺中，为了避免上述情况的发生，常见的处理方式是将STI尖角圆滑化(即修饰成圆角)。为了尖角圆滑化(cornerrounding)的考量，往往要求STI衬垫氧化物层具有一定的厚度。但是在STI衬垫氧化物层生长过程中由于晶面晶向不一致而导致其生长厚度不同的问题，在浅沟槽侧壁上的STI衬垫氧化物层为110面，底部的STI衬垫氧化物层为100面，而侧壁上的厚度约为底部的1.6倍左右，因此厚度差异明显。尤其是，在0.13μm工艺以下节点，为了尖角圆滑化要求通常会使用二氯乙烯(DCE：C2H2Cl2)氧化来解决。其工艺简单介绍如下：如图1A所示，依次刻蚀形成于半导体衬底100上的硬掩膜层102、垫氧化层101和部分半导体衬底100，形成浅沟槽103；如图1B所示，在浅沟槽103底部和侧壁上形成衬垫氧化物层104；如图1C所示，而又为了后续HDP(高密度等离子体)氧化物更好的填充效率会用酸去蚀刻衬垫氧化物层104侧面的厚度，但是进而使底部的厚度变的更加薄，这样容易造成STI漏电的问题，最后如图1D所示，采用HDP氧化物105填充浅沟槽。因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术实施例一提供一种半导体器件的制造方法，包括：步骤S1：提供半导体衬底，在所述半导体衬底的表面上形成有垫氧化物层，在所述垫氧化物层上形成有具有浅沟槽隔离结构的图案的硬掩膜层；步骤S2：对暴露的所述垫氧化物层进行离子注入掺杂工艺，以形成位于所述垫氧化物层内的非晶区域；步骤S3：进行退火工艺，以使得所述非晶区域向两侧扩散到部分所述硬掩膜层的下方的所述垫氧化物层内；步骤S4：以所述硬掩膜层为掩膜，依次刻蚀所述非晶区域和部分所述半导体衬底，以形成浅沟槽；步骤S5：在所述浅沟槽的底部和侧壁上形成衬垫层，使所述浅沟槽的顶部尖角在这个过程中得以被圆滑化。进一步地，在所述步骤S5之后，还包括以下步骤：沉积隔离材料填充所述浅沟槽，并覆盖所述硬掩膜层；对所述隔离材料进行平坦化，停止于所述硬掩膜层中；去除所述硬掩膜层，以形成浅沟槽隔离结构。进一步地，在所述步骤S2中，所述离子注入的注入离子选自C或Ge或其组合。进一步地，所述离子注入的注入方向与所述半导体衬底的表面垂直。进一步地，所述离子注入的能量范围为2-10Kev，注入剂量范围为1×1014-5×1014atom/cm2。进一步地，所述离子注入的深度小于等于所述垫氧化层的厚度。进一步地，所述退火工艺采用炉管退火或快速退火。进一步地，所述退火工艺的退火温度范围为900℃至1200℃。进一步地，所述衬垫层的材料包括氧化硅。本专利技术实施例二提供一种采用前述的方法形成的半导体器件。综上所述，根据本专利技术的制造方法，在STI的衬垫氧化物层形成之前，通过在浅沟槽顶部角部进行掺碳或者锗的工艺，形成错位，可以很好的形成STI尖角圆滑化，这种工艺的引入可以不用使用DCE氧化制程，并且节省了后面衬垫氧化物层侧壁的刻蚀的步骤，有效避免了由于刻蚀造成的衬垫氧化物层底部变薄而导致的STI漏电问题的产生，提高了浅沟槽隔离结构的隔离作用，进而提高了器件的良率和性能。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1D示出了现有的一种半导体器件的制造方法的相关步骤所获得器件的剖视图；图2A-2D示出了本专利技术一具体实施方式的半导体器件的制造方法依次实施所获得器件的剖视图；图3为本专利技术一具体实施方式的半导体器件的制造方法的流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。这里参考作为本专利技术的理想实施例(和中间结构)的示意图的横截面图来描述专利技术的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本专利技术的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：步骤S1：提供半导体衬底，在所述半导体衬底的表面上形成有垫氧化物层，在所述垫氧化物层上形成有具有浅沟槽隔离结构的图案的硬掩膜层；步骤S2：对暴露的所述垫氧化物层进行离子注入掺杂工艺，以形成位于所述垫氧化物层内的非晶区域；步骤S3：进行退火工艺，以使得所述非晶区域向两侧扩散到部分所述硬掩膜层的下方的所述垫氧化物层内；步骤S4：以所述硬掩膜层为掩膜，依次刻蚀所述非晶区域和部分所述半导体衬底，以形成浅沟槽；步骤S5：在所述浅沟槽的底部和侧壁上形成衬垫层，使所述浅沟槽的顶部尖角在这个过程中得以被圆滑化。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：步骤S1：提供半导体衬底，在所述半导体衬底的表面上形成有垫氧化物层，在所述垫氧化物层上形成有具有浅沟槽隔离结构的图案的硬掩膜层；步骤S2：对暴露的所述垫氧化物层进行离子注入掺杂工艺，以形成位于所述垫氧化物层内的非晶区域；步骤S3：进行退火工艺，以使得所述非晶区域向两侧扩散到部分所述硬掩膜层的下方的所述垫氧化物层内；步骤S4：以所述硬掩膜层为掩膜，依次刻蚀所述非晶区域和部分所述半导体衬底，以形成浅沟槽；步骤S5：在所述浅沟槽的底部和侧壁上形成衬垫层，使所述浅沟槽的顶部尖角在这个过程中得以被圆滑化。2.根据权利要求1所述的制造方法，其特征在于，在所述步骤S5之后，还包括以下步骤：沉积隔离材料填充所述浅沟槽，并覆盖所述硬掩膜层；对所述隔离材料进行平坦化，停止于所述硬掩膜层中；去除所述硬掩膜层，以形成浅沟槽隔离结构。...

【专利技术属性】
技术研发人员：沈建飞，范建国，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31