一种半导体器件失效定位方法技术

技术编号:15692889 阅读:254 留言:0更新日期:2017-06-24 07:16
本发明专利技术公开了一种半导体器件失效定位方法,包括:开启半导体器件封装,露出器件芯片;在所述器件芯片表面涂覆液晶并加电,根据液晶颜色变化情况,确定失效点位置;对所述器件芯片进行逐层剥层直至所述失效点完全暴露;本发明专利技术验操作简单方便,将液晶技术引入到半导体器件失效分析中,弥补了微光显微镜设备昂贵的问题,同时,提出了半导体芯片干法刻蚀和湿法刻蚀中的相关参数及化学配比,能高效应用于常规Si半导体器件的剥层;将两者有效的结合起来,能够满足半导体器件深层失效分析定位及失效分析的需求。

Semiconductor device failure positioning method

The present invention discloses a positioning method of semiconductor device failure, including: opening a semiconductor device package with chip power on the chip; and the device is coated on the surface of liquid crystal, liquid crystal color change according to the situation, determine the failure position; on chip of the device layer by layer until the failure point completely exposed; the present invention proved simple and convenient operation, the liquid crystal technology into the semiconductor device failure analysis, to make up for the light microscope at the same time, the problem of expensive equipment, and put forward the related parameters and chemical composition of semiconductor chip in dry etching and wet etching, stripping layer can be effectively used in conventional Si semiconductor devices; the effective combination it can satisfy the semiconductor device failure analysis of deep positioning and demand failure analysis.

【技术实现步骤摘要】
一种半导体器件失效定位方法
本专利技术涉及半导体器件检测
,特别是指一种半导体器件失效定位方法。
技术介绍
集成电路是电子系统中最关键,也是应用最广泛的器件,由于集成度的提高,使得电流密度增加,电场增强,其可靠性问题日益严重。在所有电子元器件的失效分析任务中,半导体器件的失效分析占据了60%左右。随着集成电路向细线条、多层布线结构的方向发展,使得集成电路的失效往往发生在内部多层结构下层的层间金属化或有源区,传统的只是局限于解剖器件封装暴露芯片为终点的半导体器件失效分析方法,已经不能满足型号归零工作对半导体器件失效分析的要求。据不完全统计,型号用集成电路的失效分析中,测试结果显示器件参数超差甚至功能失效,而在芯片表面未发现异常占据了百分之十五左右,这一比例有逐年上升的趋势;并且这些器件在系统中大都属于核心/关键器件。由于无法对芯片深层的进行解剖,无法进行进一步深入分析,也就无法确定器件失效的真正原因,直接影响了后续失效分析的工作质量,无法对后续的归零工作以及大型应用系统(如航天武器系统)的质量控制提供有力的技术支撑。
技术实现思路
有鉴于此,本专利技术的目的在于提出一种操作简便、成本较低,能够高效、有效定位半导体器件失效点的半导体器件失效定位方法。基于上述目的本专利技术提供的一种半导体器件失效定位方法,包括:开启半导体器件封装,露出器件芯片;在所述器件芯片表面涂覆液晶并加电,根据液晶颜色变化情况,确定失效点位置;对所述器件芯片进行逐层剥层直至所述失效点完全暴露。在一些实施方式中,所述根据液晶颜色变化情况,确定失效点位置具体包括:通过金相显微镜或偏振显微镜观察液晶颜色变化情况。在一些实施方式中,对所述器件芯片进行逐层剥层时,使用干法刻蚀或湿法刻蚀。在一些实施方式中,使用湿法刻蚀对所述器件芯片进行逐层剥层时:去除二氧化硅钝化层时,刻蚀液体积比配方为:氢氟酸:水=l:l;去除氮化硅钝化层时,刻蚀液为85%浓度的偏磷酸,刻蚀液温度为160摄氏度;去除硼磷硅玻璃时,刻蚀液为:10ml水加100ml36%浓度的盐酸加10ml40%浓度的氢氟酸;去除氮化钛时,刻蚀液体积比配方为:氨水:过氧化氢=1:1;去除金属时,刻蚀液使用加入了氯离子的硝酸。在一些实施方式中,用干法刻蚀对所述器件芯片进行逐层剥层时:使用反应离子刻蚀设备,反应功率为50w;四氟化碳的通入速率为50ml/min,氧气的通入速率为40ml/min;每层的刻蚀反应时间为15min。从上面所述可以看出,本专利技术提供的半导体器件失效定位方法,通过对半导体器件芯片表面观察和液晶法测试确定失效点,再通过剥层处理使失效点暴露,高效、有效的定位半导体器件失效点,并使操作者能够根据定位后的失效点进行后续的失效分析;本专利技术的方法操作简便、成本较低,能够满足半导体器件深层失效分析定位及失效分析的需求。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本专利技术的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。图1为本专利技术实施例的半导体器件失效定位方法流程图;图2(a)为本专利技术实施例1的失效器件液晶侧视图(未加电)示意图;图2(b)为本专利技术实施例1的失效器件液晶侧视图(加电)示意图;图3(a)为本专利技术实施例1的参考器件液晶侧视图(未加电)示意图;图3(b)为本专利技术实施例1的参考器件液晶侧视图(加电)示意图;图4为本专利技术实施例1的失效器件剥层后图像;图5为本专利技术实施例2的失效器件正常I/O口与失效I/O口V-I曲线测试图。图6为本专利技术实施例2的失效器件液晶定位形貌;图7(a)为本专利技术实施例2的失效器件芯片顶层剥层后形貌;图7(b)为本专利技术实施例2的失效器件芯片第5层剥层后形貌;图7(c)为本专利技术实施例2的失效器件芯片第4层剥层后形貌;图7(d)为本专利技术实施例2的失效器件芯片第3层剥层后形貌;图7(e)为本专利技术实施例2的失效器件芯片第2层剥层后形貌;图7(f)为本专利技术实施例2的失效器件芯片底层剥层后形貌;图8为本专利技术实施例2的失效器件芯片底层击穿、烧毁形貌;图9为本专利技术实施例2的失效器件芯片击穿、烧毁扫描电镜图;图10为本专利技术实施例3的失效器件液晶定位形貌;图11(a)为本专利技术实施例3的失效器件芯片顶层金属化层图像;图11(b)为本专利技术实施例3的失效器件芯片第5层金属化层图像;图11(c)为本专利技术实施例3的失效器件芯片第4层金属化层图像;图11(d)为本专利技术实施例3的失效器件芯片第3层金属化层图像;图11(e)为本专利技术实施例3的失效器件芯片第2层金属化层烧毁形貌;图11(f)为本专利技术实施例3的失效器件芯片底层金属化层烧毁形貌;图12为本专利技术实施例3的失效器件芯片底层隔离层击穿扫描电镜观察形貌。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本专利技术进一步详细说明。本专利技术实施例提供了一种半导体器件失效定位方法。参考图1,为本专利技术实施例的半导体器件失效定位方法流程图。所述半导体器件失效定位方法。包括以下步骤:步骤101、开启半导体器件封装,露出器件芯片。本专利技术针对的是器件芯片表面未发现异常的失效情况,故首先开启半导体器件的外部封装,使半导体器件的器件芯片暴露出来。而在前述的情况下,经过肉眼或是使用显微镜进行观察,在器件表面不会发现存在明显的工艺缺陷及其它异常现象。步骤102、在所述器件芯片表面涂覆液晶并加电,根据液晶颜色变化情况,确定失效点位置。本步骤中,通过液晶技术代替现有的微光显微镜观察方法对失效点进行定位,具体的,在暴露出的器件芯片表面涂覆液晶,然后将器件加电运行。出现故障的位置处的液晶颜色会发生变化,故据此可确定失效点位置。步骤103、对所述器件芯片进行逐层剥层直至所述失效点完全暴露。前述步骤确定了失效点位置,在本步骤中进一步的需要具体找到失效点所在的层。对所述器件芯片进行逐层剥层,然后逐层观察失效点位置处的部分,结合失效点处的形貌判断,直至失效点完全暴露。在失效点完全暴露后,即可根据失效点的具体形貌,准确的确定失效原因,与器件的失效现象进行相互验证。本专利技术实施例中,对半导体器件芯片进行逐层剥层的步骤中,涉及对半导体器件芯片剥层方法的相关技术。具体如下:半导体器件芯片表面通常有一层保护介质:玻璃钝化层[氮化硅(Si3N4)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)]。玻璃钝化层可以保护硅表面和PN结的边缘不受外界影响,从而提高器件的稳定性和可靠性。同时,在制造过程中,防止器件表面或PN结受到机械损伤和杂质沾污。另外有了这一层保护膜,就将硅片表面和PN结与外界气氛隔开,消除了外界气氛对硅的影响。目前去除玻璃钝化层从大类上分有两种,即湿法刻蚀和干法刻蚀。湿法刻蚀,即用化学腐蚀的方法去除玻璃钝化层。其具有以下优点:(1)用量少:湿法刻蚀的用量少而简单。(2)技术成熟:湿法刻蚀自从20世纪50年代以来一直被检测,用到刻薄的各种化学物质的技术已经被很好的掌握了。(3)被完成芯片的表面很干净。(4)良好的选择性:如果化学品选择的正确,湿法刻蚀只会刻薄膜而不会刻掉其它暴露在芯片表面的材料。但也本文档来自技高网...
一种半导体器件失效定位方法

【技术保护点】
一种半导体器件失效定位方法,其特征在于,包括:开启半导体器件封装,露出器件芯片;在所述器件芯片表面涂覆液晶并加电,根据液晶颜色变化情况,确定失效点位置;对所述器件芯片进行逐层剥层直至所述失效点完全暴露。

【技术特征摘要】
1.一种半导体器件失效定位方法,其特征在于,包括:开启半导体器件封装,露出器件芯片;在所述器件芯片表面涂覆液晶并加电,根据液晶颜色变化情况,确定失效点位置;对所述器件芯片进行逐层剥层直至所述失效点完全暴露。2.根据权利要求1所述的半导体器件失效定位方法,其特征在于,所述根据液晶颜色变化情况,确定失效点位置具体包括:通过金相显微镜或偏振显微镜观察液晶颜色变化情况。3.根据权利要求1所述的半导体器件失效定位方法,其特征在于,对所述器件芯片进行逐层剥层时,使用干法刻蚀或湿法刻蚀。4.根据权利要求3所述的半导体器件失效定位方法,其特征在于,使用湿法刻蚀对所述器件芯片进行逐层剥层时...

【专利技术属性】
技术研发人员:贺峤范士海
申请(专利权)人:航天科工防御技术研究试验中心
类型:发明
国别省市:北京,11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1