一种半导体器件及其制作方法技术

本发明专利技术提供了一种半导体器件及其制作方法，通过在所述半导体基底表面形成抗反射层，所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度，其中，厚度较小的器件制作区的抗反射层易于被刻蚀，利于半导体器件的制作，同时，围绕器件制作区的边缘区域由于较厚抗反射层，避免了半导体器件由于边缘区域被刻蚀造成的缺陷，提高了三维存储器的良率。

A semiconductor device and a method of manufacturing the same

The present invention provides a semiconductor device and a manufacturing method thereof, by forming on the surface of the semiconductor substrate anti reflective layer, the anti reflective layer corresponding to the device fabrication region thickness is less than the thickness of the anti reflection layer corresponding to the edge of the device thickness is small easy to make anti reflection layer is conducive to the production, etching, semiconductor devices at the same time, around the edge area of the device fabrication due to thicker anti reflective layer, avoiding the semiconductor devices due to defects caused by edge etching, improve the yield of three-dimensional storage.

【技术实现步骤摘要】
一种半导体器件及其制作方法
本申请涉及半导体
，特别涉及一种半导体器件及其制作方法。
技术介绍
随着半导体技术的不断发展，存储器件越来越多的应用到人们的工作以及日常生活当中，为人们的工作以及日常生活带来了巨大的便利。目前，存储器已经逐步从简单的平面结构发展为复杂的三维结构。如图1所示，三维存储器通常包括叠层结构110和贯穿该多层膜结构的多个深槽120，这种结构可以通过多层薄膜沉积形成叠层结构后进行高深宽比的深槽刻蚀来实现。现有技术中，采用深槽刻蚀工艺形成的器件良率不高。
技术实现思路
为解决上述技术问题，本专利技术提供一种半导体器件及其制作方法，提高了器件的良率。技术方案如下：一种半导体器件的制作方法，包括：提供半导体基底，所述半导体基底包括器件制作区和围绕所述器件制作区的边缘区域；在所述半导体基底表面形成抗反射层，所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度；在所述器件制作区形成所述半导体器件。优选的，所述在所述半导体基底表面形成抗反射层，所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度，包括：在所述半导体基底表面形成等厚的抗反射层；减薄所述器件制作区的所述抗反射层，使得所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度。优选的，所述减薄所述器件制作区的所述抗反射层，包括：在所述抗反射层上形成第一掩膜，所述第一掩膜暴露所述器件制作区的抗反射层；刻蚀所述抗反射层，以去除预设厚度的所述抗反射层。优选的，所述预设厚度为所述抗反射层厚度的20％～80％，包括端点值。优选的，所述抗反射层为氮氧化硅。优选的，采用等离子体刻蚀工艺刻蚀预设厚度的所述抗反射层，刻蚀气体为CHF3和CF4。优选的，所述边缘区域为所述半导体基底的边缘至所述半导体基底内部距离该边缘1mm～10mm的区域，包括端点值。优选的，所述提供半导体基底，包括：提供衬底；在所述衬底上形成第一堆叠层，所述第一堆叠层包括多层交错堆叠的氧化硅层和氮化硅层；在所述第一堆叠层上形成不定形碳薄膜，形成所述半导体基底。优选的，所述形成半导体器件，包括：在所述抗反射层上形成第二掩膜，所述第二掩膜的开口暴露所述抗反射层；刻蚀所述抗反射层、所述不定形碳薄膜、所述第一堆叠层和部分所述衬底，形成沟槽。一种半导体器件，采用上述方法得到的半导体器件。与现有技术相比，本专利技术的有益效果为：本专利技术中的半导体器件及其制作方法，通过在所述半导体基底表面形成抗反射层，所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度，其中，厚度较小的器件制作区的抗反射层易于被刻蚀，利于半导体器件的制作，同时，围绕器件制作区的边缘区域由于较厚抗反射层，避免了半导体器件由于边缘区域被刻蚀造成的缺陷，提高了半导体器件的良率。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是现有技术中三维存储器的结构示意图；图2是本专利技术实施例制作方法的流程图；图3是本专利技术实施例中半导体基底的区域划分示意图；图4是本专利技术实施例中半导体基底的剖面结构示意图；图5是本专利技术实施例中步骤S121中的结构示意图；图6是本专利技术实施例中步骤S122中的结构示意图；图7是本专利技术实施例中半导体器件结构示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。如
技术介绍
所述，现有技术中，采用深槽刻蚀工艺形成的三维存储器的良率不高。专利技术人发现，这是由于在芯片制作过程中，采用深槽刻蚀工艺，通常需要采用数微米厚的硬掩膜薄膜层(HardMask，通常为不定型碳)和一定厚度的抗反射层(SiON薄膜)来控制深槽的形貌。然而，采用此种工艺在晶圆中间区域和晶圆边缘区域形成的深槽形貌具有很大的差别。一般来说，晶圆中间区域的深槽形貌较好，晶圆边缘区域的深槽形貌较差，因此，在晶圆边缘区域进行深槽刻蚀，不仅无法形成有效芯片(即，半导体器件)，且有可能对中间区域的芯片带来缺陷。有鉴于此，本专利技术提出一种半导体器件及其制作方法，包括：提供半导体基底，所述半导体基底包括器件制作区和围绕所述器件制作区的边缘区域；在所述半导体基底表面形成抗反射层，所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度；在所述器件制作区形成所述半导体器件。其中，所述半导体基底可以为晶圆，也可以为其他形状的半导体基底，本专利技术在此不做限定。所述半导体基底包括器件制作区和围绕所述器件制作区的边缘区域。所述器件制作区可以为由多个半导体器件联合排布形成的一个整片的区域，也可以为由单个半导体器件占据的某个区域，或者，所述器件制作区还可以为由半导体器件占据的区域和连接该区域与边缘区域的过渡区域构成。本专利技术在此不做限定，本领域技术人员可以在本专利技术公开的基础上进行相应的设置。可以看出，本专利技术中的半导体器件及其制作方法，通过在所述半导体基底表面形成抗反射层，所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度，其中，厚度较小的器件制作区的抗反射层易于被刻蚀，利于半导体器件的制作，同时，围绕器件制作区的边缘区域由于较厚的抗反射层，避免了半导体器件由于边缘区域被刻蚀造成的缺陷，提高了半导体器件的良率。以上是本专利技术的中心思想，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术的一个实施例中，提供了一种半导体器件的制作方法，如图2所示，包括：步骤S110：提供半导体基底，所述半导体基底包括器件制作区和围绕所述器件制作区的边缘区域；步骤S120：在所述半导体基底表面形成抗反射层，所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度；步骤S130：在所述器件制作区形成所述半导体器件。首先，执行步骤S110，如图3所示，提供半导体基底，所述半导体基底包括器件制作区210和围绕所述器件制作区的边缘区域220。在本实施例中，所述半导体基底为晶圆200。所述半导体基底200包括器件制作区210和围绕所述器件制作区的边缘区域220(以图3中虚线为分界线)。所述器件制作区可以为由多个半导体器件联合排布形成的一个整片的区域，也可以为由单个半导体器件占据的某个区域，或者，所述器件制作区还可以为由半导体器件占据的区域和连接该区域与边缘区域的过渡区域构成。在本实施例中，所述器件制作区210包括由半导体器件占据的区域211和连接该区域与边缘区域的过渡区域212构成。所述边缘区域为所半导体基底的边缘至所述半导体基底内部距离该边缘1mm～10mm的区域，包本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，包括：提供半导体基底，所述半导体基底包括器件制作区和围绕所述器件制作区的边缘区域；在所述半导体基底表面形成抗反射层，所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度；在所述器件制作区形成所述半导体器件。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：提供半导体基底，所述半导体基底包括器件制作区和围绕所述器件制作区的边缘区域；在所述半导体基底表面形成抗反射层，所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度；在所述器件制作区形成所述半导体器件。2.根据权利要求1所述的制作方法，其特征在于，所述在所述半导体基底表面形成抗反射层，所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度，包括：在所述半导体基底表面形成等厚的抗反射层；减薄所述器件制作区的所述抗反射层，使得所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度。3.根据权利要求2所述的制作方法，其特征在于，所述减薄所述器件制作区的所述抗反射层，包括：在所述抗反射层上形成第一掩膜，所述第一掩膜暴露所述器件制作区的抗反射层；刻蚀所述抗反射层，以去除预设厚度的所述抗反射层。4.根据权利要求1所述的制作方法，其特征在于，所述预设厚度为所述抗反射层厚度的2...

【专利技术属性】
技术研发人员：徐强，夏志良，李广济，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42