一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法技术

本发明专利技术涉及一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法，包括：在衬底待生成浮栅区生成隔离；在衬底上沉积生成多晶硅层；多晶硅层包括待生成浮栅区多晶硅层和非生成浮栅区多晶硅层；对待生成浮栅区多晶硅层进行离子注入，以改变待生成浮栅区多晶硅层的结晶状态；对多晶硅层进行化学机械研磨，直至待生成浮栅区多晶硅层被隔离分离，以形成栅格；去除非生成浮栅区多晶硅层，以形成浮栅。本发明专利技术的有益效果是：避免去除此非生成浮栅区多晶硅层的过程中损伤衬底，导致生成的器件无法正常开启或失效；且有效避免了现有生成方式在离子注入进程中，由于非生成浮栅区多晶硅层过薄，如未对此部分采取保护措施，离子注入会影响衬底的可能。

A method for generating a floating gate, a flash memory floating grid generating method and a flash memory manufacturing method

The present invention relates to a floating grid generation method, floating gate flash memory flash generation method and manufacturing method includes: a substrate to be generated in the floating gate isolation area; deposited polysilicon layer on a substrate; a polysilicon layer includes a polysilicon floating gate layer to be generated and non generated floating gate area polycrystalline silicon layer; to generate floating the gate polysilicon layer by ion implantation, to change to the crystalline state generated floating gate regions of polysilicon layer; chemical mechanical planarization of polycrystalline silicon layer, until to generate a polysilicon floating gate layer is separated to form a grid; isolation, removal of non floating gate polysilicon layer formation region to form a floating gate. The beneficial effect of the invention is: to avoid the damage process of removing the substrate generated non floating gate polysilicon layer in the region, leading to the formation of the device can not be opened or failure; and avoiding the current generation in ion implantation process, the generation of non floating gate regions of polysilicon layer is too thin, if not this part take protective measures the effect of substrate, ion implantation will be.

【技术实现步骤摘要】
一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法
本专利技术涉及半导体制造
，特别涉及一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法。
技术介绍
现有闪存制造工艺在存储区形成浮栅的具体制程为：在存储区已生成浅槽隔离的衬底上沉积生成多晶硅层，再由化学机械研磨的方式去除多晶硅层，直至多晶硅层在存储区被浅槽隔离分离形成栅格，然后对多晶硅层进行离子注入，最后去除外围电路区的多晶硅层，从而在存储区形成浮栅。但是由于外围电路区浅槽隔离少于存储区浅槽隔离，导致化学机械研磨时，研磨速率存储区低于外围电路区，存储区和外围电路区剩余的多晶硅层的厚度存在台阶差；当存储区多晶硅层厚度满足浮栅要求时，外围电路区多晶硅层过薄；过薄的外围电路区多晶硅层在去除时，容易导致衬底有源区硅的损伤，从而导致闪存器件无法正常开启，甚至失效。
技术实现思路
本专利技术目的是提供一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法，解决现有技术中存在的上述问题。本专利技术解决上述技术问题的技术方案如下：一种浮栅生成方法，包括如下步骤：步骤1，在衬底待生成浮栅区生成隔离；步骤2，在衬底上沉积生成多晶硅层；所述多晶硅层包括待生成浮栅区多晶硅层和非生成浮栅区多晶硅层；步骤3，对所述待生成浮栅区多晶硅层进行离子注入，以改变所述待生成浮栅区多晶硅层的结晶状态；步骤4，对多晶硅层进行化学机械研磨，直至所述待生成浮栅区多晶硅层被所述隔离分离，以形成栅格；步骤5，去除所述非生成浮栅区多晶硅层，以形成浮栅。本专利技术的有益效果是：将现有浮栅生成方式中的离子注入进程提到化学机械研磨进程之前，并且仅对待生成浮栅区多晶硅层进行离子注入；由于待生成浮栅区多晶硅层的结晶状态被破坏，从而提高化学机械研磨中待生成浮栅区多晶硅层的研磨速率，进而弥补由于待生成浮栅区多晶硅层中存在隔离所降低的研磨速率，保证待生成浮栅区多晶硅层的研磨速率不低于非生成浮栅区多晶硅层的研磨速率；进一步保证待生成浮栅区多晶硅层的厚度满足浮栅要求时，非生成浮栅区多晶硅层具有一定厚度；避免去除此非生成浮栅区多晶硅层的过程中损伤衬底，导致生成的器件无法正常开启或失效；且有效避免了现有生成方式中化学机械研磨后再完成待生成浮栅区多晶硅层离子注入，在离子注入进程中，由于非生成浮栅区多晶硅层过薄，如未对此部分采取保护措施，离子注入会影响衬底的可能。在上述技术方案的基础上，本专利技术还可以做如下改进。进一步，所述步骤3包括，在所述多晶硅层上涂覆光刻胶，光刻去除所述待生成浮栅区多晶硅层上的光刻胶，保留所述非生成浮栅区多晶硅层上的光刻胶，以保留的光刻胶为掩膜对所述多晶硅层进行离子注入，以改变所述待生成浮栅区多晶硅层的结晶状态。采用上述进一步方案的有益效果是，将光刻胶与光刻相结合，在非生成浮栅区多晶硅层上生成离子注入过程中所需的掩膜，保证非生成浮栅区多晶硅层不受离子注入的影响，工艺简单可行。进一步，所述离子注入为垂直于所述多晶硅层上表面的离子注入。采用上述进一步方案的有益效果是，保证离子注入在待生成浮栅区多晶硅层的均匀性，且不会影响到非生成浮栅区多晶硅层。进一步，所述步骤3还包括，进行离子注入后，去除所述保留的光刻胶。采用上述进一步方案的有益效果是，避免光刻胶对化学机械研磨的影响。进一步，所述化学机械研磨使用SiO2基研磨液或CeO2基研磨液。本专利技术的另一技术方案如下：一种闪存浮栅生成方法，采用上述一种浮栅生成方法，所述隔离为浅槽隔离。本专利技术的有益效果是：避免闪存浮栅生成过程中损伤衬底，导致生成的闪存无法正常开启或失效。在上述技术方案的基础上，本专利技术还可以做如下改进。进一步，所述离子注入中注入的离子为磷离子。本专利技术的另一技术方案如下：一种闪存制造方法，采用上述一种闪存浮栅生成方法，在待制造闪存的存储区生成浮栅。本专利技术的有益效果是：避免在闪存的存储区生成浮栅过程中损伤衬底，导致生成的闪存无法正常开启或失效。在上述技术方案的基础上，本专利技术还可以做如下改进。进一步，外围电路区所需的浅槽隔离与所述存储区的浅槽隔离同时生成。采用上述进一步方案的有益效果是，离子注入进程在化学机械研磨进程之前，未经化学机械研磨的外围电路区多晶硅层，能够防止离子注入对外围电路区衬底和浅槽隔离的影响；故外围电路区所需的浅槽隔离与所述存储区的浅槽隔离可同时生成，简化闪存制造流程。附图说明图1为本专利技术方法流程图；图2为本专利技术隔离生成结构示意图；图3为本专利技术多晶硅层生成结构示意图；图4为本专利技术光刻胶生成结构示意图；图5为本专利技术离子注入结构示意图；图6为本专利技术化学机械研磨结构示意图；图7为本专利技术浮栅生成结构示意图。附图中，各标号所代表的部件列表如下：1、衬底，11、待生成浮栅区，12、非生成浮栅区，2、隔离，3、多晶硅层，31、待生成浮栅区多晶硅层，32、非生成浮栅区多晶硅层，4、光刻胶，5、浅槽隔离。具体实施方式以下结合附图对本专利技术的原理和特征进行描述，所举实例只用于解释本专利技术，并非用于限定本专利技术的范围。如图1所示，一种浮栅生成方法，包括如下步骤：步骤1，如图2所示，在衬底1待生成浮栅区11生成隔离2；步骤2，如图3所示，在衬底1上沉积生成多晶硅层3；所述多晶硅层3包括待生成浮栅区多晶硅层31和非生成浮栅区多晶硅层32；步骤3，对所述待生成浮栅区多晶硅层进行离子注入，以改变所述待生成浮栅区多晶硅层31的结晶状态；所述步骤3包括，如图4所示，在所述多晶硅层3上涂覆光刻胶4；如图5所示，光刻去除所述待生成浮栅区多晶硅层31上的光刻胶4，保留所述非生成浮栅区多晶硅层32上的光刻胶4，以保留的光刻胶4为掩膜对所述多晶硅层3进行离子注入，以改变所述待生成浮栅区多晶硅层31的结晶状态，其中，如图5中箭头所示，所述离子注入为垂直于所述多晶硅层3上表面的离子注入。所述步骤3还包括，进行离子注入后，去除所述保留的光刻胶4。步骤4，如图6所示，对多晶硅层3进行化学机械研磨，直至所述待生成浮栅区多晶硅层31被所述隔离2分离，以形成栅格；其中，所述化学机械研磨使用SiO2基研磨液或CeO2基研磨液。步骤5，如图7所示，去除所述非生成浮栅区多晶硅层32；剩余的被隔离2分离成栅格的待生成浮栅区多晶硅层31，即为所需生成的浮栅。一种闪存浮栅生成方法，采用上述一种浮栅生成方法，所述隔离2为浅槽隔离；所述离子注入中注入的离子为磷离子。如图2所示，一种闪存制造方法，采用上述一种闪存浮栅生成方法，在待制造闪存的存储区即待生成浮栅区11生成浮栅。外围电路区即非生成浮栅区12所需的浅槽隔离5和存储区的浅槽隔离即隔离2同时生成，简化闪存制造流程。以上所述仅为本专利技术的较佳实施例，并不用以限制本专利技术，凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种浮栅生成方法，其特征在于，包括如下步骤：步骤1，在衬底待生成浮栅区生成隔离；步骤2，在衬底上沉积生成多晶硅层；所述多晶硅层包括待生成浮栅区多晶硅层和非生成浮栅区多晶硅层；步骤3，对所述待生成浮栅区多晶硅层进行离子注入，以改变所述待生成浮栅区多晶硅层的结晶状态；步骤4，对多晶硅层进行化学机械研磨，直至所述待生成浮栅区多晶硅层被所述隔离分离，以形成栅格；步骤5，去除所述非生成浮栅区多晶硅层，以形成浮栅。

【技术特征摘要】
1.一种浮栅生成方法，其特征在于，包括如下步骤：步骤1，在衬底待生成浮栅区生成隔离；步骤2，在衬底上沉积生成多晶硅层；所述多晶硅层包括待生成浮栅区多晶硅层和非生成浮栅区多晶硅层；步骤3，对所述待生成浮栅区多晶硅层进行离子注入，以改变所述待生成浮栅区多晶硅层的结晶状态；步骤4，对多晶硅层进行化学机械研磨，直至所述待生成浮栅区多晶硅层被所述隔离分离，以形成栅格；步骤5，去除所述非生成浮栅区多晶硅层，以形成浮栅。2.根据权利要求1所述一种浮栅生成方法，其特征在于，所述步骤3包括，在所述多晶硅层上涂覆光刻胶，光刻去除所述待生成浮栅区多晶硅层上的光刻胶，保留所述非生成浮栅区多晶硅层上的光刻胶，以保留的光刻胶为掩膜对所述多晶硅层进行离子注入，以改变所述待生成浮栅区多晶硅层的结晶状态。3.根据权利要求2所述一...

【专利技术属性】
技术研发人员：张超然，罗清威，刘杰，李赟，周俊，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42