闪存结构的制造方法技术

一种闪存结构的制造方法，包括：提供衬底；在衬底上形成栅极结构，包括浮置栅层和位于浮置栅层上的控制栅层；在栅极结构上形成硬掩膜层；以硬掩膜层为掩膜，刻蚀栅极结构，在控制栅层中形成开口；在开口的侧壁上形成侧壁结构；以硬掩膜层和侧壁结构为掩膜，刻蚀浮置栅层，形成贯穿栅极结构和硬掩膜层并露出衬底表面的沟槽；在沟槽中形成字线；形成覆盖字线和侧壁结构表面的介质层；去除硬掩膜层。本发明专利技术通过形成覆盖所述字线和侧壁结构表面的介质层，所述介质层用于保护所述侧壁结构，避免在所述沟槽中形成所述字线后，所述侧壁结构暴露在外，从而避免后续去除所述硬掩膜层的工艺对所述侧壁结构造成损伤，进而提高闪存结构的良率。

【技术实现步骤摘要】

本专利技术设及半导体领域，尤其设及一种。
技术介绍
在目前的半导体产业中，集成电路产品主要可分为=大类型：模拟电路、数字电路 和数/模混合电路，其中，存储器件是数字电路中的一个重要类型。而在存储器件中，近年 来闪速存储器（Flash Memory,简称闪存）的发展尤为迅速。闪存的主要特点是在不加电的 情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因 而在微机、自动化控制等多项领域得到了广泛的应用。 闪存结构与常规的MOS晶体管结构不同。常规的MOS晶体管结构的栅极与导电沟 道间由栅极绝缘层隔开；而闪存在控制栅极（Control Gate, CG，）与导电沟道间还包括浮 置栅极（Floating Gate, FG)。由于浮置栅极的存在，闪存可W完成S种基本的操作模式， 即读、写及擦除的操作模式。即使在没有电源供电的情况下，闪存通过浮置栅极可W保持存 储数据的完整性。 但是，现有技术中闪存结构的良率有待提高。
技术实现思路
阳0化]本专利技术解决的问题是提供一种，提高闪存结构的良率。 为解决上述问题，本专利技术提供一种，包括如下步骤：提供衬 底；在所述衬底上形成栅极结构，所述栅极结构包括浮置栅层和位于所述浮置栅层上的控 制栅层；在所述栅极结构上形成硬掩膜层；W所述硬掩膜层为掩膜，刻蚀所述栅极结构，在 所述控制栅层中形成开口；在所述开口的侧壁上形成侧壁结构；W所述硬掩膜层和所述侧 壁结构为掩膜，刻蚀所述浮置栅层，形成贯穿所述栅极结构和硬掩膜层并露出所述衬底表 面的沟槽；在所述沟槽的侧壁表面、所述侧壁结构的顶部表面和所述硬掩膜层顶部表面形 成隧穿氧化层；在所述沟槽中形成字线；在所述沟槽中形成介质材料，形成覆盖所述字线 表面、侧壁结构表面和隧穿氧化层顶部表面的介质层；研磨所述介质层和所述隧穿氧化层 直至露出所述硬掩膜层的顶部表面；去除所述硬掩膜层；刻蚀由所述侧壁结构露出的控制 栅层，形成控制栅。 可选的，形成所述硬掩膜层的步骤包括：在所述栅极结构上形成硬掩膜材料层，在 所述硬掩膜材料层中形成露出所述控制栅层的初始开口，在所述初始开口的侧壁上形成保 护侧壁； W所述硬掩膜层为掩膜，刻蚀所述栅极结构，在所述控制栅层中形成开口的步骤 包括：对所述初始开口和保护侧壁露出的控制栅层进行刻蚀，形成所述开口； 在所述开口的侧壁上形成侧壁结构的步骤中，所述侧壁结构还覆盖所述保护侧 壁。 可选的，所述硬掩膜层的材料为氮化娃。 可选的，所述侧壁结构为氧化娃和氮化娃构成的叠层结构。 可选的，所述字线与所述介质层之间形成有保护层。 可选的，所述保护层的材料为氧化娃。 可选的，所述介质层的材料为氧化娃。 可选的，所述介质层的厚度为450 A至550 A。 可选的，去除所述硬掩膜层的工艺为湿法刻蚀工艺。 可选的，所述湿法刻蚀工艺所采用的溶液为憐酸溶液。 与现有技术相比，本专利技术的技术方案具有W下优点： 本专利技术通过形成覆盖所述字线和侧壁结构表面的介质层，所述介质层用于保护所 述侧壁结构，避免在所述沟槽中形成所述字线后，所述侧壁结构暴露在外，从而避免后续去 除所述硬掩膜层的工艺对所述侧壁结构造成损伤，进而提高闪存结构的良率。【附图说明】 图1至图4是现有技术各步骤对应的结构示意图； 图5至图15是本专利技术一实施例中各步骤对应的结构示意图。【具体实施方式】 由
技术介绍
可知，现有技术形成的闪存结构良率有待提高。结合现有技术闪存结 构的制造方法分析其原因。参考图1至图4,示出了现有技术各步骤对 应的结构示意图。所述包括W下步骤： 参考图1，提供衬底100,所述衬底100表面形成有栅极结构（未标示）、位于所述 栅极结构部分表面的硬掩膜层130、贯穿所述栅极结构和所述硬掩膜层130并暴露出所述 衬底100表面的沟槽160、位于所述沟槽160内的硬掩膜层130侧壁表面的保护侧壁140, W 及位于所述沟槽160内的保护侧壁140侧壁表面和栅极结构部分侧壁表面的侧壁结构150。 具体地，所述栅极结构包括位于所述衬底100上的浮置栅层110和位于所述浮置 栅层110上的控制栅层120 ;所述侧壁结构150形成于所述保护侧壁140的侧壁表面和所 述控制栅层120的侧壁表面。 本实施例中，所述硬掩膜层130的材料为氮化娃；所述保护侧壁140为单层结构， 所述保护侧壁140的材料为氧化娃；所述侧壁结构150为氧化娃和氮化娃构成的叠层结构。 阳0%] 继续参考图1，在所述沟槽160侧壁和硬掩膜层130顶部表面形成隧穿氧化层 170。 在闪存结构工作时，存储于所述浮置栅层110中的载流子经所述隧穿氧化层170 发生流失，W实现闪存结构的数据擦除功能。[002引参考图2,向所述沟槽160 (如图1所示）内填充满字线材料（未标示），研磨所述 字线材料，去除所述硬掩膜层130顶部的字线材料，在所述沟槽160内形成字线180。 但研磨所述字线材料时，容易出现研磨过量或研磨量不够的情况，从而容易导致 闪存结构的良率下降。 具体地，如图3所示，当研磨量不够时，容易引起所述硬掩膜层130顶部表面的隧 穿氧化层170的残留量过多，后续去除所述隧穿氧化层170的工艺中难W完全去除所述隧 穿氧化层170,从而影响所述硬掩膜层130的去除工艺，容易在所述控制栅层120表面残留 硬掩膜层130,进而导致闪存结构的良率下降。 具体地，如图4所示，当研磨过量时，所述沟槽160(如图1所示）内的字线材料的 去除量过多，所述沟槽160内的字线材料凹陷现象较严重，从而容易导致所述侧壁结构150 暴露在外。由于所述硬掩膜层130的材料为氮化娃，所述侧壁结构150的材料包括氮化娃， 后续去除所述硬掩膜层130的工艺容易对所述侧壁结构150造成损耗，从而容易引起所述 侧壁结构150的形成质量下降，进而降低闪存结构的良率。 为了解决所述技术问题，本专利技术提供一种，包括：提供衬底； 在所述衬底上形成栅极结构，所述栅极结构包括浮置栅层和位于所述浮置栅层上的控制栅 层；在所述栅极结构上形成硬掩膜层；W所述硬掩膜层为掩膜，刻蚀所述栅极结构，在所述 控制栅层中形成开口；在所述开口的侧壁上形成侧壁结构；W所述硬掩膜层和所述侧壁结 构为掩膜，刻蚀所述浮置栅层，形成贯穿所述栅极结构和硬掩膜层并露出所述衬底表面的 沟槽；在所述沟槽的侧壁表面、所述侧壁结构的顶部表面和所述硬掩膜层顶部表面形成隧 穿氧化层；在所述沟槽中形成字线；在所述沟槽中形成介质材料，形成覆盖所述字线表面、 侧壁结构表面和隧穿氧化层顶部表面的介质层；研磨所述介质层和所述隧穿氧化层直至露 出所述硬掩膜层的顶部表面；去除所述硬掩膜层；刻蚀由所述侧壁结构露出的控制栅层， 形成控制栅。 本专利技术通过形成覆盖所述字线和侧壁结构表面的介质层，所述介质层用于保护所 述侧壁结构，避免在所述沟槽中形成所述字线后，所述侧壁结构暴露在外，从而避免后续去 除所述硬掩膜层的工艺对所述侧壁结构造成损伤，进而提高闪存结构的良率。 为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术 的具体实施例做详细的说明。 图5至图15是本专利技术一实施例中各步骤对应的结构示意图。 参考图5，提供衬底200。 所述衬底200为后续形成闪存结构提供本文档来自技高网...

【技术保护点】
一种闪存结构的制造方法，其特征在于，包括：提供衬底；在所述衬底上形成栅极结构，所述栅极结构包括浮置栅层和位于所述浮置栅层上的控制栅层；在所述栅极结构上形成硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述栅极结构，在所述控制栅层中形成开口；在所述开口的侧壁上形成侧壁结构；以所述硬掩膜层和所述侧壁结构为掩膜，刻蚀所述浮置栅层，形成贯穿所述栅极结构和硬掩膜层并露出所述衬底表面的沟槽；在所述沟槽的侧壁表面、所述侧壁结构的顶部表面和所述硬掩膜层顶部表面形成隧穿氧化层；在所述沟槽中形成字线；在所述沟槽中形成介质材料，形成覆盖所述字线表面、侧壁结构表面和隧穿氧化层顶部表面的介质层；研磨所述介质层和所述隧穿氧化层直至露出所述硬掩膜层的顶部表面；去除所述硬掩膜层；刻蚀由所述侧壁结构露出的控制栅层，形成控制栅。

【技术特征摘要】

【专利技术属性】
技术研发人员：张怡，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31