NAND型闪存单元结构的制备方法技术

本发明专利技术涉及半导体器件制造领域，尤其涉及一种NAND型闪存单元结构的制备方法，通过改变工艺流程设计，能够克服传统空气隙NAND闪存单元结构隔离效果差，需要特别工艺设备的缺点，有效改进NAND闪存中字线之间空气隙的隔离效果，从而提高NAND闪存中字线的设计密度。

【技术实现步骤摘要】
NAND型闪存单元结构的制备方法
本专利技术涉及半导体器件制造领域，尤其涉及一种NAND型闪存单元结构的制备方法。
技术介绍
NAND型闪存已经成为目前主流的非易失存储技术，广泛应用于数据中心、个人电脑、手机、智能终端、消费电子等各个领域，而且仍然呈现需求不断增长的局面。NAND型闪存的制造工艺也应经发展到了16nm，从二维的制造工艺向三维的制造工艺转化。三星公司已经宣布了128Gb24个单元堆叠的三维NAND芯片的商业化生产。美光公司则宣布了16nm128Gb的新型二维NAND芯片，使用新型的二维单元结构突破传统二维结构尺寸缩小的限制。但是随着NAND闪存单元物理尺寸的缩小，相邻两个单元之间的串扰越来越严重。为了解决这个问题在单元之间制备空气隙(airgap)是很有效的减小串扰的方法。在目前主流的NAND闪存芯片中均采用了空气隙的结构。目前国际上常见的空气隙的形状均为倒三角，即空气隙的上半部分的宽度明显大于下半部分。这是由于空气隙的制备方法的限制造成的。图1-8是目前国际上常见的空气隙NAND单元工艺步骤示意图，图中11为晶圆硅衬底，12为浮栅，13为控制栅极，14为掩膜层，15为绝缘层，16为氮化物层，17为氧化物层，18为氮化硅层，19为空气隙。其采用gatefirst工艺，即先制备好栅极(包括控制栅controlgate13和浮栅floatinggate12)图形后，采用多次沉积刻蚀的方法来形成空气隙，如图6所示，利用刻蚀SiN材料形成的翼形结构做掩模，用湿法刻蚀掉SiN下面的氧化层材料，并在SiN上方再沉积新的氧化层材料，由于翼形结构很容易封口，从而在SiN材料下方被湿法刻蚀掉的氧化层材料处形成空气隙。由于采用的是gatefirst工艺，无论空气隙如何制备，相邻两条字线(wordline)之间的间隙一定是倒三角形。但是倒三角结构会使相邻两条字线之间的隔离效果变差，如果能实现正三角的隔离结构将实现更好的器件隔离效果。中国专利(CN103178002A)公开了一种空气隙的形成方法，其特征在于，包括：提供金属互连结构；所述金属互连结构包括金属结构及其间的金属间介电层；光刻、刻蚀所述金属互连结构的金属间介电层形成空气隙；淀积层间介质层封住所述空气隙；在所述层间介质层上制作导电插塞；其中，所述光刻、刻蚀步骤中形成的空气隙为蜂窝状分布的多个顶部及底部面积小，中间区域面积大的胖肚型结构。该专利主要解决了在半导体生产过程空气隙结构的分布问题，进而避免了空气隙结构分布不均导致应力分布不均而产生的坍塌现象。中国专利(CN103325728A)公开了一种形成空气隙的方法，应用于降低介质层的等效介电常数的工艺中，其特征在于，所述方法包括：提供一具有沟槽的半导体衬底；于所述沟槽的侧壁上制备保型覆盖牺牲层后，采用金属填充工艺于所述沟槽中充满金属，形成金属层；去除所述保型覆盖牺牲层后，沉积阻挡层覆盖所述半导体衬底和所述金属层的上表面，于所述沟槽中形成空气隙。该专利主要通过优化工艺设计获得空气隙结构，并改善了器件的性能，但并未对空气隙的器件结构做出优化设计。
技术实现思路
鉴于上述问题，本专利技术提供一种NAND型闪存单元结构的制备方法。本专利技术解决技术问题所采用的技术方案为：一种NAND型闪存单元结构的制备方法，其中，所述方法包括：步骤S1：提供一设置有字线区和位线区的硅衬底，且所述硅衬底中还设置有若干凸起于该硅衬底表面的浅沟槽隔离；步骤S2：沉积隧穿氧化层覆盖所述硅衬底的上表面及所述浅沟槽隔离暴露的表面后，继续在所述隧穿氧化层的表面制备多晶硅浮栅层；步骤S3：采用平坦化工艺，去除所述多晶硅浮栅层至位于所述浅沟槽隔离上方的所述隧穿氧化层的上表面后，沉积绝缘层覆盖剩余的多晶硅浮栅层的上表面及所述隧穿氧化层暴露的表面；步骤S4：刻蚀位于所述字线区上的所述绝缘层至所述剩余的多晶硅浮栅层的上表面，以形成字线凹槽；步骤S5：对所述字线凹槽暴露的所述剩余的多晶硅浮栅层进行减薄工艺，以形成浮栅，并沉积栅极绝缘层覆盖剩余的绝缘层于浮栅上表面及所述字线凹槽的侧壁；步骤S6：制备多晶硅控栅层充满所述字线凹槽，并对所述多晶硅控栅层进行金属硅化工艺后，以形成位于所述字线凹槽底部且覆盖所述浮栅的控制栅，以及位于所述字线凹槽顶部且覆盖所述控制栅的低电阻层；步骤S7：去除位于所述字线凹槽之间的绝缘层至所述硅衬底的上表面，以形成上窄下宽的空气隙凹槽；步骤S8：对所述空气隙凹槽暴露的硅衬底进行离子注入，以于相邻的空气隙凹槽的底部形成对称的源漏区；步骤S9：密封所述空气隙凹槽，以形成若干上窄下宽的空气隙。上述的NAND型闪存单元结构的制备方法，其中，所述硅衬底包括NAND闪存区域和CMOS电路区域，且所述字线区和所述位线区设置于所述NAND闪存区域。上述的NAND型闪存单元结构的制备方法，其中，所述浅沟槽隔离的材质为氧化物或氮化物。上述的NAND型闪存单元结构的制备方法，其中，所述平坦化工艺为化学机械抛光工艺。上述的NAND型闪存单元结构的制备方法，其中，采用化学气相沉积法制备所述栅极绝缘层。上述的NAND型闪存单元结构的制备方法，其中，所述栅极绝缘层的材质为ONO、HfO2、Ta2O5或Al2O3。上述的NAND型闪存单元结构的制备方法，其中，所述栅极绝缘层的厚度为10-20nm。上述的NAND型闪存单元结构的制备方法，其中，所述方法还包括：采用Ni进行所述金属硅化工艺。上述的NAND型闪存单元结构的制备方法，其中，所述方法还包括：采用快速热处理或炉管热处理进行所述金属硅化工艺。上述的NAND型闪存单元结构的制备方法，其中，所述低电阻层的材质为NiSi。上述技术方案具有如下优点或有益效果：通过本专利技术的方法能够克服传统空气隙NAND闪存单元结构隔离效果差，需要特别工艺设备的缺点，有效改进NAND闪存中字线之间空气隙的隔离效果，从而提高NAND闪存中字线的设计密度。附图说明参考所附附图，以更加充分的描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图1-8是本专利技术
技术介绍
的工艺流程步骤中的对应的结构示意图；图9-13是本专利技术具体实施例中的工艺流程步骤中的对应的字线方向结构示意图；图14是本专利技术具体实施例中图13对应的俯视图；图15-26是本专利技术具体实施例中的工艺流程步骤中的对应的位线方向结构示意图。具体实施方式本专利技术提供一种NAND型闪存单元结构的制备方法。本专利技术的核心思想是通过系于Gatelast工艺手段，采用镶嵌的方式在形成空气隙结构之后再进行栅极结构的制备，使所制备的闪存结构能与目前的CMOS逻辑工艺兼容，并利用正三角的空气隙结构提高字线之间的隔离效果。下面结合附图对本专利技术方法进行详细说明首先，提供一个硅晶圆衬底1，该硅晶圆衬底1为单晶，可以是单层结构或多层结构，并于该硅晶圆衬底上通过光刻与刻蚀工艺制备器件有源区和隔离区，形成CMOS电路区域A和NAND闪存阵列区域B，并分别对CMOS电路区域A和NAND闪存阵列区域B的隔离区中填充绝缘材料，形成CMOS电路区域浅沟槽隔离23，NAND闪存阵列区域浅沟槽隔离24与CMOS工艺中的氮化物层22，如图9结构所示。其中，该工艺步骤中制备NAND闪存阵列区域B时，优选使用两次和多次本文档来自技高网...

【技术保护点】
一种NAND型闪存单元结构的制备方法，其特征在于，所述方法包括：步骤S1：提供一设置有字线区和位线区的硅衬底，且所述硅衬底中还设置有若干凸起于该硅衬底表面的浅沟槽隔离；步骤S2：沉积隧穿氧化层覆盖所述硅衬底的上表面及所述浅沟槽隔离暴露的表面后，继续在所述隧穿氧化层的表面制备多晶硅浮栅层；步骤S3：采用平坦化工艺，去除所述多晶硅浮栅层至位于所述浅沟槽隔离上方的所述隧穿氧化层的上表面后，沉积绝缘层覆盖剩余的多晶硅浮栅层的上表面及所述隧穿氧化层暴露的表面；步骤S4：刻蚀位于所述字线区上的所述绝缘层至所述剩余的多晶硅浮栅层的上表面，以形成字线凹槽；步骤S5：对所述字线凹槽暴露的所述剩余的多晶硅浮栅层进行减薄工艺，以形成浮栅，并沉积栅极绝缘层覆盖剩余的绝缘层于浮栅上表面及所述字线凹槽的侧壁；步骤S6：制备多晶硅控栅层充满所述字线凹槽，并对所述多晶硅控栅层进行金属硅化工艺后，以形成位于所述字线凹槽底部且覆盖所述浮栅的控制栅，以及位于所述字线凹槽顶部且覆盖所述控制栅的低电阻层；步骤S7：去除位于所述字线凹槽之间的绝缘层至所述硅衬底的上表面，以形成上窄下宽的空气隙凹槽；步骤S8：对所述空气隙凹槽暴露的硅衬底进行离子注入，以于相邻的空气隙凹槽的底部形成对称的源漏区；步骤S9：密封所述空气隙凹槽，以形成若干上窄下宽的空气隙。...

【技术特征摘要】
1.一种NAND型闪存单元结构的制备方法，其特征在于，所述方法包括：步骤S1：提供一设置有字线区和位线区的硅衬底，且所述硅衬底中还设置有若干凸起于该硅衬底表面的浅沟槽隔离；步骤S2：沉积隧穿氧化层覆盖所述硅衬底的上表面及所述浅沟槽隔离暴露的表面后，继续在所述隧穿氧化层的表面制备多晶硅浮栅层；步骤S3：采用平坦化工艺，去除所述多晶硅浮栅层至位于所述浅沟槽隔离上方的所述隧穿氧化层的上表面后，沉积绝缘层覆盖剩余的多晶硅浮栅层的上表面及所述隧穿氧化层暴露的表面；步骤S4：刻蚀位于所述字线区上的所述绝缘层至所述剩余的多晶硅浮栅层的上表面，以形成字线凹槽；步骤S5：对所述字线凹槽暴露的所述剩余的多晶硅浮栅层进行减薄工艺，以形成浮栅，并沉积栅极绝缘层覆盖剩余的绝缘层于浮栅上表面及所述字线凹槽的侧壁；步骤S6：制备多晶硅控栅层充满所述字线凹槽，并对所述多晶硅控栅层进行金属硅化工艺后，以形成位于所述字线凹槽底部且覆盖所述浮栅的控制栅，以及位于所述字线凹槽顶部且覆盖所述控制栅的低电阻层；步骤S7：去除位于所述字线凹槽之间的绝缘层至所述硅衬底的上表面，以形成上窄下宽的空气隙凹槽；步骤S8：对所述空气隙凹槽暴露的硅衬底进行离子注入，以于相邻的空气隙凹槽的底部形成对称的源漏区；步骤S9：密封所述空气隙凹槽...

【专利技术属性】
技术研发人员：亢勇，陈邦明，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：上海;31