一种阵列基板及显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及显示装置，阵列基板包括：衬底基板，以及位于衬底基板上多个薄膜晶体管和与薄膜晶体管一一对应的多个像素电极；由于每个薄膜晶体管在衬底基板的正投影完全位于对应的像素电极在衬底基板的正投影内，这样，数据线上加载的灰阶信号通过薄膜晶体管对像素电极充电时，可以从像素电极的内部向周围进行充电，可以实现对像素电极的快速充电，从而可以提高对像素电极的充电效率，进而可以提高平板显示器的响应速度。

【技术实现步骤摘要】
—种阵列基板及显示装置
本专利技术涉及显示
，尤其涉及一种阵列基板及显示装置。
技术介绍
随着显示技术的不断发展，发光二极管(Light Emitting D1de, LED)、有机发光二极管(Organic Light Emitting D1de, OLED)、等离子显不器(Plasma DisplayPanel, PDP)及液晶显示器(Liquid Crystal Display, LCD)等平板显示器发展迅速。 现有的平板显示器中的阵列基板，如图1所示，包括:衬底基板，以及位于衬底基板上的栅线101、数据线102、薄膜晶体管(Thin Film Transistor, TFT) 103和像素电极104 ;薄膜晶体管103—般包括栅极105、有源层106、源极107以及漏极108，其中，栅极105与栅线101相连，源极107与数据线102相连，漏极108与像素电极104相连。以N型TFT为例，在栅线输入高电位的扫描信号时，与栅线连接的TFT处于开启状态，数据线加载的灰阶信号通过TFT施加到像素电极上，对像素电极进行充电。 在现有的阵列基板中，由于TFT中仅部分漏极与像素电极相互交叠，这样，使得数据线加载的灰阶信号通过TFT对像素电极充电时，只能从像素电极的边缘中的一点，即像素电极与TFT中的漏极电性连接的位置，开始对像素电极进行充电，这样，会导致对像素电极的充电效率较低，从而影响平板显示器的响应速度。 因此，如何提高对像素电极的充电效率，是本领域技术人员亟需解决的技术问题。
技术实现思路
有鉴于此，本专利技术实施例提供了一种阵列基板及显示装置，用以提高对像素电极的充电效率。 因此，本专利技术实施例提供了一种阵列基板，包括:衬底基板，以及位于所述衬底基板上交叉而置的栅线和数据线、多个薄膜晶体管和与所述薄膜晶体管一一对应的多个像素电极；其中，每个所述薄膜晶体管包括相互绝缘的栅极和有源层，以及与所述有源层分别电性连接的源极和漏极； 每个所述薄膜晶体管在所述衬底基板的正投影完全位于对应的所述像素电极在所述衬底基板的正投影内。 在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，每个所述薄膜晶体管在所述衬底基板的正投影位于对应的像素电极在所述衬底基板的正投影的中心。 在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，每个所述薄膜晶体管在所述衬底基板的正投影覆盖所述栅线和所述数据线的交叠区域。 在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述栅线和所述数据线的交叠区域在所述衬底基板的正投影，位于各所述薄膜晶体管在所述衬底基板的正投影的中心；每个所述像素电极由呈两行两列排布的形状相同且面积相等的四个分离的像素子电极组成，每个所述像素电极中的四个像素子电极均与对应的薄膜晶体管中的漏极电性连接； 每个所述像素电极中两列像素子电极在所述衬底基板的正投影，位于与对应的薄膜晶体管中的源极电性连接的数据线在所述衬底基板的正投影的两侧；每个所述像素电极中两行像素子电极在所述衬底基板的正投影，位于与对应的薄膜晶体管中的栅极电性连接的栅线在所述衬底基板的正投影的两侧。 在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，在每个所述薄膜晶体管中，所述源极包围所述漏极，使所述源极和所述漏极之间形成闭合的沟道。 在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述漏极在所述衬底基板的正投影的形状为圆形，所述沟道在所述衬底基板的正投影的形状为圆环形。 在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，在每个所述薄膜晶体管中，所述源极和所述漏极均位于所述有源层的上方，所述栅极位于所述有源层的下方； 每个所述像素电极位于对应的薄膜晶体管中的源极和漏极的上方。 在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，在每个所述薄膜晶体管中，所述源极和所述漏极均位于所述有源层的上方，所述栅极位于所述源极和所述漏极的上方； 每个所述像素电极位于对应的薄膜晶体管中的栅极的上方，且与对应的薄膜晶体管中的栅极相互绝缘。 在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，还包括:位于各所述薄膜晶体管中的源极和漏极所在膜层与各所述像素电极所在膜层之间的钝化层； 每个所述像素电极通过所述钝化层中的过孔与对应的薄膜晶体管中的漏极电性连接。 在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，还包括:部分填充于所述过孔内的隔垫物。 本专利技术实施例还提供了一种显示装置，包括:本专利技术实施例提供的上述阵列基板。 本专利技术实施例提供的上述阵列基板及显示装置，阵列基板包括:衬底基板，以及位于衬底基板上的多个薄膜晶体管和与薄膜晶体管一一对应的多个像素电极；由于每个薄膜晶体管在衬底基板的正投影完全位于对应的像素电极在衬底基板的正投影内，这样，数据线上加载的灰阶信号通过薄膜晶体管对像素电极充电时，可以从像素电极的内部向周围进行充电，可以实现对像素电极的快速充电，从而可以提高对像素电极的充电效率，进而可以提闻平板显不器的响应速度。 【附图说明】 图1为现有的阵列基板的结构不意图； 图2-图7分别为本专利技术实施例提供的阵列基板的结构示意图之一； 图8a为图6沿AA方向的剖视图； 图Sb为本专利技术实施例提供的阵列基板的结构示意图之二 ； 图9a_图9d分别为图6所示的阵列基板的制备方法在执行各步骤后的结构示意图； 图1Oa-图1Oe分别为图8a所示的阵列基板的制备方法在执行各步骤后的结构示意图。 【具体实施方式】 下面结合附图，对本专利技术实施例提供的阵列基板及显示装置的【具体实施方式】进行详细地说明。 附图中各膜层的形状和厚度不反映阵列基板的真实比例，目的只是示意说明本
技术实现思路
。 本专利技术实施例提供的一种阵列基板，如图2所示，包括:衬底基板，以及位于衬底基板上交叉而置的栅线I和数据线2 (图2以栅线和数据线相互垂直为例)、多个薄膜晶体管3和与薄膜晶体管3 —一对应的多个像素电极4(图2以其中一个薄膜晶体管和对应的像素电极为例)；其中，每个薄膜晶体管3包括相互绝缘的栅极5和有源层6，以及与有源层6分别电性连接的源极7和漏极8 ； 每个薄膜晶体管3在衬底基板的正投影完全位于对应的像素电极4在衬底基板的正投影内。 本专利技术实施例提供的上述阵列基板，由于每个薄膜晶体管3在衬底基板的正投影完全位于对应的像素电极4在衬底基板的正投影内，这样，数据线2上加载的灰阶信号通过薄膜晶体管3对像素电极4充电时，可以从像素电极4的内部向周围进行充电，可以实现对像素电极4的快速充电，从而可以提高对像素电极4的充电效率，进而可以提高平板显示器的响应速度。 在具体实施时，在本专利技术实施例提供的上述阵列基板中，如图3所示，每个薄膜晶体管3在衬底基板的正投影位于对应的像素电极4在衬底基板的正投影的中心，这样，数据线2上加载的灰阶信号通过薄膜晶体管3对像素电极4充电时，可以从像素电极4的中心向周围进行充电，可以实现对像素电极4更加均匀地充电，从而可以进一步地提高对像素电极4的充电效率，进而使具有本专利技术实施例提供的上述阵列基板的平板显示器本文档来自技高网...

【技术保护点】
一种阵列基板，包括：衬底基板，以及位于所述衬底基板上交叉而置的栅线和数据线、多个薄膜晶体管和与所述薄膜晶体管一一对应的多个像素电极；其中，每个所述薄膜晶体管包括相互绝缘的栅极和有源层，以及与所述有源层分别电性连接的源极和漏极；其特征在于：每个所述薄膜晶体管在所述衬底基板的正投影完全位于对应的所述像素电极在所述衬底基板的正投影内。

【技术特征摘要】
1.一种阵列基板，包括:衬底基板，以及位于所述衬底基板上交叉而置的栅线和数据线、多个薄膜晶体管和与所述薄膜晶体管一一对应的多个像素电极；其中，每个所述薄膜晶体管包括相互绝缘的栅极和有源层，以及与所述有源层分别电性连接的源极和漏极；其特征在于: 每个所述薄膜晶体管在所述衬底基板的正投影完全位于对应的所述像素电极在所述衬底基板的正投影内。2.如权利要求1所述的阵列基板，其特征在于，每个所述薄膜晶体管在所述衬底基板的正投影位于对应的像素电极在所述衬底基板的正投影的中心。3.如权利要求2所述的阵列基板，其特征在于，每个所述薄膜晶体管在所述衬底基板的正投影覆盖所述栅线和所述数据线的交叠区域。4.如权利要求3所述的阵列基板，其特征在于，所述栅线和所述数据线的交叠区域在所述衬底基板的正投影，位于各所述薄膜晶体管在所述衬底基板的正投影的中心；每个所述像素电极由呈两行两列排布的形状相同且面积相等的四个分离的像素子电极组成，每个所述像素电极中的四个像素子电极均与对应的薄膜晶体管中的漏极电性连接； 每个所述像素电极中两列像素子电极在所述衬底基板的正投影，位于与对应的薄膜晶体管中的源极电性连接的数据线在所述衬底基板的正投影的两侧；每个所述像素电极中两行像素子电极在所述衬底基板的正投影，位于与对应的薄膜晶体管中的栅极电性连接的栅...

【专利技术属性】
技术研发人员：马俊才，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34