测试电路、测试方法、阵列基板及其制造方法技术

本发明专利技术提供一种测试电路、测试方法、阵列基板及其制造方法。该测试电路包括多个待测试单元和多个与所述待测试单元连接的测试电极，多个所述待测试单元呈矩阵排列，至少一个所述测试电极由位于行方向上的多个所述待测试单元复用，至少一个所述测试电极由位于列方向上的多个所述待测试单元复用。本发明专利技术提供的测试电路、测试方法、阵列基板及其制造方法，通过减少测试电极的数量，简化测试电路的结构，从而提高了检测效率，降低了测试成本。

【技术实现步骤摘要】
测试电路、测试方法、阵列基板及其制造方法
本专利技术涉及显示
，特别涉及一种测试电路、测试方法、阵列基板及其制造方法。
技术介绍
随着人们对显示装置解析度的需求越来越高，高辨识率的产品对于工艺能力检测的时效性和即时性的要求也越来越高。对于低温多晶硅技术的顶栅结构的薄膜晶体管而言，由于在生产过程中光掩膜数量较多且工艺较为复杂，如果无法即时地测试出生产过程的不良情况，将造成产品的制作成本与时间上的极大浪费。为解决上述问题，通常是通过多个测试元件组(TestElementGroup,简称TEG)分别对产品的生产过程的工艺特性情况进行测试。现有技术中，每个测试元件组仅能对显示装置中的一个器件进行测试且均需要设置单独的测试电极。现有技术中，测试元件组的测试电极数量较多，导致测试电路的结构复杂，从而导致测试效率低以及测试成本高。
技术实现思路
本专利技术提供一种测试电路、测试方法、阵列基板及其制造方法，用于减少测试电极的数量，简化测试电路的结构，从而提高检测效率，降低测试成本。为实现上述目的，本专利技术提供了一种测试电路，包括多个待测试单元和多个与所述待测试单元连接的测试电极，多个所述待测试单元呈矩阵排列，至少一个所述测试电极由位于行方向上的多个所述待测试单元复用，至少一个所述测试电极由位于列方向上的多个所述待测试单元复用。可选地，所述待测试单元包括第一待测部件和与所述第一待测部件连接的第二待测部件，任一行方向上的多个所述待测试单元的第一待测部件复用两个所述测试电极，任一行方向上的多个所述待测试单元的第二待测部件复用两个所述测试电极，任一列方向上的多个所述待测试单元的所述第一待测部件和所述第二待测部件复用一个所述测试电极。可选地，任一行方向上的多个所述待测试单元的第一待测部件和第二待测部件复用两个所述测试电极。可选地，所述待测试单元还包括第三待测部件，所述第三待测部件与所述第一待测部件和所述第二待测部件连接。可选地，所述第一待测部件为第一薄膜晶体管，所述第二待测部件为第二薄膜晶体管，所述第三待测部件为电容，所述第一薄膜晶体管的第二极连接至第一节点，所述第二薄膜晶体管的控制极连接至所述第一节点，所述电容的第一端与所述第一节点连接，所述电容的第二端与所述第二薄膜晶体管的第二极连接。可选地，任一行方向上的多个待测试单元的所述第一薄膜晶体管的控制极和所述第二薄膜晶体管的第一极复用一个所述测试电极，任一行方向上的多个所述待测试单元的所述第一薄膜晶体管的第一极和所述第二薄膜晶体管的第二极复用一个所述测试电极，任一列方向上的多个待测试单元的所述第一薄膜晶体管的第二极复用一个所述测试电极。可选地，任一列方向上的多个待测试单元的所述第二薄膜晶体管的控制极复用一个所述测试电极。可选地，任一列方向上的多个所述待测试单元的所述第一薄膜晶体管的第二极和所述第二薄膜晶体管的控制极复用一个所述测试电极。可选地，第一行之外的任一行的待测试单元的第二薄膜晶体管的第一极与该行的上一行的对应设置的待测试单元的第二薄膜晶体管的第二极连接且复用一个所述测试电极。可选地，第一行之外的任一行的待测试单元的第一薄膜晶体管的控制极和第二薄膜晶体管的第一极以及该行的上一行的待测试单元的第一薄膜晶体管的第一极和第二薄膜晶体管的第二极复用一个所述测试电极。为了实现上述目的，本专利技术还提供了一种阵列基板，包括衬底基板和上述的测试电路。为了实现上述目的，本专利技术还提供了一种上述阵列基板的制造方法，包括：在衬底基板上形成所述测试电路。可选地，所述在衬底基板上形成所述测试电路包括：在所述衬底基板上形成第一有源层和第二有源层；在所述第一有源层和所述第二有源层上形成栅极绝缘层；在所述栅极绝缘层上形成所述第一薄膜晶体管的控制极、连接图形和第二薄膜晶体管的控制极；在所述第一薄膜晶体的控制极和第二薄膜晶体管的控制极以及连接图形上形成内部介质层；对所述内部介质层和栅极绝缘层进行构图工艺以形成第一过孔、第二过孔、第三过孔、第四过孔和第五过孔；；在所述内部介质层上形成第一薄膜晶体管的第一极、第一薄膜晶体管的第二极、第二薄膜晶体管的第一极和第二薄膜晶体管的第二极；所述第一薄膜晶体管的第一极通过所述第二过孔与所述第一有源层连接，所述第一薄膜晶体管的第二极通过所述第三过孔与所述第一有源层连接，所述第一薄膜晶体管的第二极还通过所述第一过孔与所述连接图形连接，所述第二薄膜晶体管的第一极通过所述第四过孔与所述第二有源层连接，所述第二薄膜晶体管的第二极通过所述第五过孔与所述第二有源层连接，所述第二薄膜晶体管的第二极与所述连接图形之间形成所述电容。为了实现上述目的，本专利技术还提供了一种上述测试电路的测试方法，包括：向与所述待测试单元连接的至少一个所述测试电极加载输入扫描信号；从与所述待测试单元连接的一个所述测试电极读取输出信号。可选地，所述输入扫描信号包括输入信号和扫描信号；所述向与所述待测试单元连接的至少一个所述测试电极加载输入扫描信号包括：向与所述待测试单元的第一薄膜晶体管的控制极连接的测试电极加载扫描信号，向与所述待测试单元的第一薄膜晶体管的第一极连接的测试电极加载输入信号；所述从与所述待测试单元连接的一个所述测试电极读取输出信号包括：从与所述待测试单元的第一薄膜晶体管的第二极连接的测试电极读取输出信号；或者所述输入扫描信号包括输入信号和扫描信号；所述向与所述待测试单元连接的至少一个所述测试电极加载输入扫描信号包括：向与所述待测试单元的第二薄膜晶体管的控制极连接的测试电极加载扫描信号，向与所述待测试单元的第二薄膜晶体管的第一极连接的测试电极加载输入信号；所述从与所述待测试单元连接的一个所述测试电极读取输出信号包括：从与所述待测试单元的第二薄膜晶体管的第二极连接的测试电极读取输出信号；或者所述向与所述待测试单元连接的至少一个所述测试电极加载输入扫描信号包括：向与所述待测试单元的电容的第一端连接的测试电极加载输入扫描信号；所述从与所述待测试单元连接的一个所述测试电极读取输出信号包括：从与所述待测试单元的电容的第二端连接的测试电极读取输出信号。本专利技术的有益效果：本专利技术所提供的测试电路、测试方法、阵列基板及其制造方法中，多个待测试单元呈矩阵排列，位于行方向上的多个待测试单元复用至少一个测试电极，位于列方向上的多个待测试单元复用至少一个测试电极，通过减少测试电极的数量，简化测试电路的结构，从而提高了检测效率，降低了测试成本。附图说明图1为本专利技术实施例一提供的一种测试电路的结构示意图；图2为本专利技术实施例三提供的一种阵列基板的制造方法的流程图；图3为实施例三中形成缓冲层的示意图；图4为实施例三中形成有源材料层的示意图；图5为实施例三中形成第一有源层和第二有源层的示意图；图6为实施例三中形成栅极绝缘层的示意图；图7为实施例三中形成栅极材料层的示意图；图8为实施例三中形成各个薄膜晶体管的控制极的示意图；图9为实施例三中形成内部介质层的示意图；图10为实施例三中形成过孔的示意图；图11为实施例三中形成源漏极材料层的示意图；图12为实施例三中形成各个薄膜晶体管的第一极和第二极的示意图；图13为本专利技术实施例四提供的一种测试电路的测试方法的流程图；图14为实施例四提供的测试方法中测试电路在阵列基板上的位置示意图；图15为实施例四本文档来自技高网...

【技术保护点】
一种测试电路，其特征在于，包括多个待测试单元和多个与所述待测试单元连接的测试电极，多个所述待测试单元呈矩阵排列，至少一个所述测试电极由位于行方向上的多个所述待测试单元复用，至少一个所述测试电极由位于列方向上的多个所述待测试单元复用。

【技术特征摘要】
1.一种测试电路，其特征在于，包括多个待测试单元和多个与所述待测试单元连接的测试电极，多个所述待测试单元呈矩阵排列，至少一个所述测试电极由位于行方向上的多个所述待测试单元复用，至少一个所述测试电极由位于列方向上的多个所述待测试单元复用。2.根据权利要求1所述的测试电路，其特征在于，所述待测试单元包括第一待测部件和与所述第一待测部件连接的第二待测部件，任一行方向上的多个所述待测试单元的第一待测部件复用两个所述测试电极，任一行方向上的多个所述待测试单元的第二待测部件复用两个所述测试电极，任一列方向上的多个所述待测试单元的所述第一待测部件和所述第二待测部件复用一个所述测试电极。3.根据权利要求2所述的测试电路，其特征在于，任一行方向上的多个所述待测试单元的第一待测部件和第二待测部件复用两个所述测试电极。4.根据权利要求3所述的侧测试电路，其特征在于，所述待测试单元还包括第三待测部件，所述第三待测部件与所述第一待测部件和所述第二待测部件连接。5.根据权利要求4所述的测试电路，其特征在于，所述第一待测部件为第一薄膜晶体管，所述第二待测部件为第二薄膜晶体管，所述第三待测部件为电容，所述第一薄膜晶体管的第二极连接至第一节点，所述第二薄膜晶体管的控制极连接至所述第一节点，所述电容的第一端与所述第一节点连接，所述电容的第二端与所述第二薄膜晶体管的第二极连接。6.根据权利要求5所述的测试电路，其特征在于，任一行方向上的多个待测试单元的所述第一薄膜晶体管的控制极和所述第二薄膜晶体管的第一极复用一个所述测试电极，任一行方向上的多个所述待测试单元的所述第一薄膜晶体管的第一极和所述第二薄膜晶体管的第二极复用一个所述测试电极，任一列方向上的多个待测试单元的所述第一薄膜晶体管的第二极复用一个所述测试电极。7.根据权利要求5所述的测试电路，其特征在于，任一列方向上的多个待测试单元的所述第二薄膜晶体管的控制极复用一个所述测试电极。8.根据权利要求6或7所述的测试电路，其特征在于，任一列方向上的多个所述待测试单元的所述第一薄膜晶体管的第二极和所述第二薄膜晶体管的控制极复用一个所述测试电极。9.根据权利要求5所述的测试电路，其特征在于，第一行之外的任一行的待测试单元的第二薄膜晶体管的第一极与该行的上一行的对应设置的待测试单元的第二薄膜晶体管的第二极连接且复用一个所述测试电极。10.根据权利要求5所述的测试电路，其特征在于，第一行之外的任一行的待测试单元的第一薄膜晶体管的控制极和第二薄膜晶体管的第一极以及该行的上一行的待测试单元的第一薄膜晶体管的第一极和第二薄膜晶体管的第二极复用一个所述测试电极。11.一种阵列基板，其特征在于，包括衬底基板和权利要求1至10任一项所述的测试电路。12.一种如权利要求11所述的阵列基板的制造方法，其特征在于...

【专利技术属性】
技术研发人员：詹裕程，李栋，张斌，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11