一种晶圆可接受测试结构制造技术

本实用新型专利技术提供一种晶圆可接受测试结构，位于晶圆切割道内，适于对多晶硅刻蚀残留的侦测，包括：半导体衬底，半导体衬底包括有源区和位于有源区之间的浅沟槽隔离区，有源区至少有两个，有源区的表面至少设有一个栅氧结构；靠近所述浅沟槽隔离区两侧的栅氧结构的表面以及浅沟槽隔离区表面沉积有至少两个多晶硅条，且多晶硅条之间设有间距。本实用新型专利技术的晶圆可接受测试结构能够及时有效的侦测出浅沟槽隔离区中多晶硅刻蚀的残留，进而做出相应的措施，减小晶圆良率的损失。

【技术实现步骤摘要】
一种晶圆可接受测试结构
本技术涉及半导体
，特别是涉及一种对多晶硅刻蚀残留侦测的晶圆可接受(WAT)测试结构。
技术介绍
在集成电路的生产制造过程中，半导体器件包括多个形成于有源区上并平行排列的多晶硅(Poly)，在形成多晶硅的工艺中，其刻蚀工艺往往会有刻蚀残留的问题存在，在一些在线监测仪器上经常会遇到这些低信号的缺陷，难以及时高效的检测出来，从而影响到产品的缺陷检出率。目前在线监测仪器例如KLA23XX检测的边距是0.12um，当机台针对产品和步骤定义的运行所需要的控制流程加强(收紧)后，则对缺陷检出率的影响更大，如图1和图2分别是机台设置的控制流程较松(漏检)和较紧(干扰多)时候的晶圆缺陷检出图。图3是晶圆经过切片后形成的芯片叠在一起时的缺陷分布图，主要分布在逻辑电路密集的逻辑区，如图所示缺陷检出干扰信号太多，诱使工程师对实际缺陷的判断产生较大的误差，不能及时作出相应措施，使缺陷圆晶持续产出，降低良品率。因此需要对多晶硅刻蚀残留进行监控，以在电性能测试阶段及时发现该问题，从而提高晶圆的良率。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种晶圆可接受测试结构，用于解决现有技术中的在线监测仪器不能及时有效的发现多晶硅刻蚀残留的问题。为实现上述目的，本技术提供一种晶圆可接受测试结构，位于晶圆切割道内，适于对多晶硅刻蚀残留的侦测，包括：半导体衬底，所述半导体衬底包括有源区和位于所述有源区之间的浅沟槽隔离区，所述有源区至少有两个，所述有源区的表面至少设有一个栅氧结构；靠近所述浅沟槽隔离区两侧的所述栅氧结构的表面以及所述浅沟槽隔离区表面沉积有至少两个多晶硅条，且所述多晶硅条之间设有间距。于本技术的一实施方式中，所述栅氧结构均为长条状且相互平行，并与所述浅沟槽隔离区相平行。于本技术的一实施方式中，所述多晶硅条均为长条状且相互平行，并与所述栅氧结构及所述浅沟槽隔离区均垂直。于本技术的一实施方式中，所述多晶硅条两端的表面均设有测试端。于本技术的一实施方式中，所述测试端包括接地端和悬空端，所述接地端和所述悬空端位于不同的所述多晶硅条上。于本技术的一实施方式中，所述接地端和所述悬空端之间通过电子束扫描测试电路的通和断。于本技术的一实施方式中，所述半导体衬底为N型衬底或者P型衬底。于本技术的一实施方式中，所述晶圆可接受测试结构中的器件与真实晶圆结构中器件的关键尺寸大小相同。如上所述，本技术的晶圆可接受测试结构，具有以下有益效果：1、能够及时有效的侦测出浅沟槽隔离区中多晶硅刻蚀的残留，进而做出相应的措施，减小晶圆良率的损失；2、提供了一种监测低信号缺陷的通用方法，在当前晶圆行业关键尺寸设计越来越小的情况下，适用于大量类似案例，适用范围广；3、大大降低在线监测仪器的监测周期，减少缺陷圆晶的持续产出，提高良品率。附图说明图1为机台设置的控制流程较松时的晶圆缺陷检出图。图2为机台设置的控制流程较紧时的晶圆缺陷检出图。图3是晶圆经过切片后形成的芯片叠在一起时的缺陷分布图。图4为本技术晶圆可接受测试结构于实施例一中的俯视示意图图5为图4的侧视图。图6为本技术晶圆可接受测试结构于实施例二中的俯视示意图。元件标号说明1有源区2浅沟槽隔离区3栅氧结构4多晶硅条51接地端52悬空端6栅氧化层7多晶硅桥8测试结构单元具体实施方式以下由特定的具体实施例说明本技术的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本技术的其他优点及功效。请参阅图4至图6。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本技术所能产生的功效及所能达成的目的下，均应仍落在本技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当亦视为本技术可实施的范畴。实施例1请参阅图4，本技术提供一种晶圆可接受测试结构，位于晶圆切割道内，适于对多晶硅刻蚀残留的侦测，包括：半导体衬底(未示出)，所述半导体衬底包括有源区1和位于所述有源区1之间的浅沟槽隔离区2，所述有源区1至少有两个，所述有源区1的表面至少设有一个栅氧结构3；靠近所述浅沟槽隔离区2两侧的所述栅氧结构3的表面以及所述浅沟槽隔离区2表面沉积有至少两个多晶硅条4，且所述多晶硅条4之间设有间距。作为示例，所述晶圆可接受测试结构中的器件与真实晶圆结构中器件的关键尺寸大小相同。也即，在测试结构区域的有源区1上，首先定义一个与实际产品CD(关键尺寸)大小同样的多晶硅条4和栅氧结构3，这是为了真实反映测试的结果。作为示例，所述栅氧结构3均为长条状且相互平行，并与所述浅沟槽隔离区2相平行。由于是靠近所述浅沟槽隔离区2两侧的所述栅氧结构3，所述栅氧结构3由也所述浅沟槽隔离区2隔离开来。作为示例，所述多晶硅条4均为长条状且相互平行，并与所述栅氧结构3及所述浅沟槽隔离区2均垂直。需要注意的是，事实上所述多晶硅条4是表面不平整的，因为所述多晶硅条4的两端部分是覆盖在所述栅氧结构3的表面，中间部分是覆盖在所述浅沟槽隔离区2的表面，而所述栅氧结构3和所述浅沟槽隔离区2处于不同的层，且其表面的水平高度高于所述浅沟槽隔离区2表面的水平高度。作为示例，这里的所述半导体衬底为N型衬底或者是P型衬底。需要注意的是，如图5中所示，所述栅氧结构3的表面还覆盖有栅氧化层6(Oxide)。作为示例，所述多晶硅条4两端的表面均设有测试端。作为示例，所述测试端包括接地端51和悬空端52，所述接地端51和所述悬空端52位于不同的所述多晶硅条4上。作为示例，所述接地端51和所述悬空端52之间通过电子束扫描测试电路的通和断。在该实施例中，如图4所示，包括一个所述浅沟槽隔离区2和由所述浅沟槽隔离区2隔离的两个所述有源区1，四个所述栅氧结构3和四个所述多晶硅条4，其中两个所述栅氧结构3和两个所述多晶硅条4组成一个最小的测试结构单元8，也即该实施例中包括了两个最小的测试结构单元8。通过电子束扫描来侦测的时候，任意选择一个所述接地端51和一个所述悬空端52，即可检测所述接地端51所在的多晶硅条4与所述悬空端52所在的多晶硅条4之间是否导通，若所述测试端点发亮，则导通，说明测试的所述多晶硅条4之间存在多晶硅刻蚀残留，该所述多晶硅刻蚀残留形成了多晶硅桥7，使测试的所述多晶硅条4之间电路导通；反之，若所述测试端点不亮，则没有导通，说明测试的所述多晶硅条4之间不存在多晶硅刻蚀残留，没有形成了多晶硅桥7。实施例2根据需要，所述晶圆可接受测试结构可以有多个所述最小测试结构单元8构成，如图6所示，为本技术晶圆可接受测试结构于实施例二中的俯视示意图，该实施例中，所述晶圆可接受测试结构包括两个所述浅沟槽隔离区2和由所述浅沟槽隔离区2隔离的四个所述有源区1，八个所述栅氧结构3和八个所述多晶硅条4，也即该实施例中包括了一排四个本文档来自技高网...

【技术保护点】
一种晶圆可接受测试结构，位于晶圆切割道内，适于对多晶硅刻蚀残留的侦测，包括：半导体衬底，所述半导体衬底包括有源区和位于所述有源区之间的浅沟槽隔离区，其特征在于，所述有源区至少有两个，所述有源区的表面至少设有一个栅氧结构；靠近所述浅沟槽隔离区两侧的所述栅氧结构的表面以及所述浅沟槽隔离区表面沉积有至少两个多晶硅条，且所述多晶硅条之间设有间距。

【技术特征摘要】
1.一种晶圆可接受测试结构，位于晶圆切割道内，适于对多晶硅刻蚀残留的侦测，包括：半导体衬底，所述半导体衬底包括有源区和位于所述有源区之间的浅沟槽隔离区，其特征在于，所述有源区至少有两个，所述有源区的表面至少设有一个栅氧结构；靠近所述浅沟槽隔离区两侧的所述栅氧结构的表面以及所述浅沟槽隔离区表面沉积有至少两个多晶硅条，且所述多晶硅条之间设有间距。2.根据权利要求1所述的晶圆可接受测试结构，其特征在于，所述栅氧结构均为长条状且相互平行，并与所述浅沟槽隔离区相平行。3.根据权利要求1所述的晶圆可接受测试结构，其特征在于，所述多晶硅条均为长条状且相互平行，并与所述栅氧结构及所述浅沟槽隔...

【专利技术属性】
技术研发人员：杨俊洲，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：新型
国别省市：北京,11