半导体晶圆测试及凸块的制造方法、半导体器件及电子装置制造方法及图纸

本发明专利技术提供一种半导体晶圆测试方法及晶圆凸块的制造方法、半导体器件及电子装置，涉及半导体技术领域。该半导体晶圆测试方法在进行探针测试时，使测试针痕偏离所述焊盘的中心位置。该晶圆凸块的制造方法包括在进行探针测试时，使测试针痕偏离所述焊盘的中心位置，并使用于形成晶圆凸块的焊盘开口，位于不受所述测试针痕影响的区域。本发明专利技术的晶圆测试方法以及晶圆凸块制造方法，可以彻底防止测试针痕对凸块工艺中的球底金属层制备造成影响，避免出现诸如凸块缺失的缺陷，从而改善封装的可靠性以及进一步提高封装的良率。该半导体器件及电子装置采用上述晶圆测试方法以及晶圆凸块的制造方法，具有类似的优点。

【技术实现步骤摘要】
半导体晶圆测试及凸块的制造方法、半导体器件及电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体晶圆测试方法、晶圆凸块的制造方法，以及采用该半导体晶圆测试及凸块的制造方法形成的半导体器件和具有该半导体器件的电子装置。
技术介绍
随着可携式及高性能微电子产品向短、小、轻、薄化方向发展，传统打线方式(WireBonding)作为芯片与各式基材结合的封装技术已不能满足现在消费电子产品的需求，取而代之的凸块封装成为晶圆级封装的关键技术。然而，高阶芯片的制造工艺十分复杂、良率较难控制，而凸块制造工艺良率相对稳定，因此为了节约封装成本，通常需要在芯片制造完成后就进行芯片探针测试(CP，chipprobing)，以对晶圆进行筛选，挑出不合格的芯片。但是在进行CP测试时，探针会与晶圆的焊盘接触，这可能导致焊盘(比如铝制焊盘)的损坏或污染。同时，测试针痕使得焊盘表面不平坦，这对后续凸块工艺中使用物理气相沉积制备球底金属层带来困难。而球底金属层的好坏对于后续凸块工艺影响甚剧，如图1所示，图中100区域铝垫中间部分就是测试针痕造成铝垫表面的缺陷，使焊盘表面不平坦，进从而球底金属层没有沉积完好进而造成凸块缺失。因此，为解决上述技术问题，有必要提出一种新的半导体器件及其制造方法。
技术实现思路
针对现有技术的不足，本专利技术提出一种半导体晶圆测试方法及晶圆凸块制造方法，可以防止测试针痕对晶圆凸块造成影响。本专利技术的一个实施例提供一种半导体晶圆测试方法，所述半导体晶圆内形成有包含电路的多个芯片，所述半导体晶圆上形成与所述晶圆内的电路连接，用于与后续封装电路连接的焊盘，所述方法包括：对所述半导体晶圆进行探针测试，以选出不合格的芯片，其中，在进行探针测试时，使测试针痕偏离所述焊盘的中心位置。进一步地，进行探针测试时，使测试针痕偏向所述焊盘的一侧。本专利技术的另一个实施例提供一种晶圆凸块的制造方法，其包括：提供半导体晶圆，在所述半导体晶圆上形成焊盘以及覆盖所述半导体晶圆并且暴露所述焊盘的第一钝化层；对所述半导体晶圆进行探针测试，且在进行探针测试时，使测试针痕偏离所述焊盘的中心位置；形成覆盖所述第一钝化层和焊盘的第二钝化层；在所述第二钝化层上形成用于形成晶圆凸块的焊盘开口，所述焊盘开口位于不受所述测试针痕影响的区域。进一步地，在进行探针测试时，使测试针痕偏向所述焊盘的一侧。进一步地，所述焊盘开口位于所述焊盘上偏离所述测试针痕的另一侧。进一步地，所述第二钝化层为光敏性材料。进一步地，该方法还包括下述步骤：在所述焊盘开口中形成凸块。本专利技术的再一个实施例提供一种半导体器件，所述半导体器件包括具有功能电路的半导体元件和封装基板，所述半导体元件和封装基板通过形成在所述半导体元件上的凸块连接，其中所述凸块通过本专利技术提供的晶圆凸块制造方法形成。本专利技术的又一个实施例提供一种电子装置，包括本专利技术提供的半导体器件以及与所述半导体器件相连接的电子组件。本专利技术的晶圆测试方法以及晶圆凸块制造方法，可以彻底防止测试针痕对凸块工艺中的球底金属层制备造成影响，避免出现诸如凸块缺失的缺陷，从而改善封装的可靠性以及进一步提高封装的良率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了测试针痕造成凸块缺失的缺陷；图2和图3示出了根据本专利技术的半导体晶圆测试以及晶圆凸块制造的原理示意图；图4A～图4D示出了根据本专利技术的晶圆凸块的制造方法各步骤所获得器件的剖面示意图；图5示出了根据本专利技术的晶圆凸块的制造方法的一种流程图；图6示出了根据本专利技术的半导体器件的结构示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。这里参考作为本专利技术的理想实施例(和中间结构)的示意图的横截面图来描述专利技术的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本专利技术的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本专利技术的范围。如前所述，在对晶圆进行探针测试时，测试针痕会对后续凸块的制作造成影响，导致凸块出现诸如凸块缺失的缺陷。为了克服这一问题，本专利技术对晶圆的测试方法和凸块的制造方法进行了改进，以避免这一缺陷。具体地，如图2和图3所示，在半导体晶圆10内形成有包含电路的多个芯片，且半导体晶圆10上形成与晶圆10内的电路连本文档来自技高网...

【技术保护点】
一种半导体晶圆测试方法，所述半导体晶圆内形成有包含电路的多个芯片，所述半导体晶圆上形成与所述晶圆内的电路连接，用于与后续封装电路连接的焊盘，其特征在于，该测试方法包括：对所述半导体晶圆进行探针测试，以选出不合格的芯片，其中，在进行探针测试时，使测试针痕偏离所述焊盘的中心位置。

【技术特征摘要】
1.一种半导体晶圆测试方法，所述半导体晶圆内形成有包含电路的多个芯片，所述半导体晶圆上形成与所述晶圆内的电路连接，用于与后续封装电路连接的焊盘，其特征在于，该测试方法包括：对所述半导体晶圆进行探针测试，以选出不合格的芯片，其中，在进行探针测试时，使测试针痕偏离所述焊盘的中心位置。2.如权利要求1所述的半导体晶圆测试方法，其特征在于，在进行探针测试时，使测试针痕偏向所述焊盘的一侧。3.一种晶圆凸块的制造方法，其特征在于，包括下述步骤：提供半导体晶圆，在所述半导体晶圆上形成焊盘以及覆盖所述半导体晶圆并且暴露所述焊盘的第一钝化层；对所述半导体晶圆进行探针测试，且在进行探针测试时，使测试针痕偏离所述焊盘的中心位置；形成覆盖所述第一钝化层和焊盘的第二钝化层；在所述第二钝化层上形成用于形成晶圆凸块的焊盘开口，所述焊盘开口位于...

【专利技术属性】
技术研发人员：金晨，何文文，杨莉娟，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31