晶圆测试结构制造技术

公开了一种晶圆测试结构，所述晶圆上包括阵列排布的管芯，所述管芯之间通过划片槽隔开，所述晶圆测试结构还包括设置在划片槽中的导电通路，所述导电通路将至少两个管芯电连接成为一个测试组。所述晶圆测试结构提高了晶圆测试的效率。

【技术实现步骤摘要】

本技术涉及半导体测试领域，具体涉及一种晶圆测试结构。
技术介绍
半导体集成电路的制造过程，大致上可分为晶圆制造、晶圆测试、封装及最后的测试。晶圆是指硅半导体集成电路制作所用的晶片，由于其形状为圆形，故称为晶圆(wafer)，其尺寸例如为6英寸、8英寸或12英寸。晶圆制造是在晶圆上制作集成电路的过程，制作完成之后，晶圆上形成阵列排列的管芯(die)。然后在晶圆测试步骤以对管芯作电性测试，将不合格的管芯淘汰，并将合格的管芯从晶圆切割成个独立的管芯。之后，封装是将合格的管芯进行包装与打线，形成封装后的芯片，最后需要再进行电性测试以确保集成电路的质量。现有技术的晶圆测试如图1所示，晶圆10包括阵列排布的若干管芯20、管芯之间通过划片槽隔开，晶圆测试设备按一定的顺序依次对管芯逐个进行电性测试，以找出不合格的管芯。现有技术的晶圆测试效率过低，费时过多。
技术实现思路
有鉴于此，本技术提供一种提高测试效率的晶圆测试结构。所述晶圆上包括阵列排布的管芯，所述管芯之间通过划片槽隔开，所述晶圆测试结构还包括设置在划片槽中的导电通路，所述导电通路将至少两个管芯电连接成为一个测试组，其中，根据所述测试组中的一个管芯的测试结果判断该组中的管芯是否合格。优选地，所述测试组中的管芯数量小于等于10。优选地，所述测试组中的管芯数量为4。优选地，所述测试组中的管芯为2x2阵列排布。优选地，所述测试组中的管芯数量为9。优选地，所述测试组中的管芯为3x3阵列排布。优选地，所述导电通路为掺杂的硅。优选地，所述测试组中的管芯串联或并联。优选地，所述测试组中的管芯为MEMS传感器。优选地，所述导电通路作为测试和应用状态至少之一的电连接线。本技术的晶圆测试结构将管芯分组测试，不合格的测试组全部淘汰或组内逐管芯测试以确定失效的管芯，提高了测试的效率。【附图说明】通过以下参照附图对本技术实施例的描述，本技术的上述以及其它目的、特征和优点将更为清楚，在附图中:图1是现有技术的晶圆测试结构不意图；图2是根据本技术第一实施例的晶圆测试结构的示意图；图3是根据本技术第二实施例的晶圆测试结构的示意图；图4是根据本技术第二实施例的晶圆测试结构的第一种划片方式示意图；以及图5是根据本技术第二实施例的晶圆测试结构的第二种划片方式示意图。【具体实施方式】以下基于实施例对本技术进行描述，但是本技术并不仅仅限于这些实施例。在下文对本技术的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本技术。为了避免混淆本技术的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。在本技术的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。MEMS传感器芯片以电容、电感或电阻作为主要的敏感方式。本技术的晶圆测试结构通过导电通道将位于同一区域的若干管芯电连接，作为一个测试组进行整体测试，其中，测试组内管芯的电连接关系为串联或者并联。在测试时，测试该族内的一个管芯，如果测试的电阻值或电容值或电感值在预定范围内，该组管芯全部合格；如果测试的电阻值或电容值或电感值不在预定范围内，则该测试组包括失效的管芯。在该测试组包括失效的管芯的情况下，可以将该测试组内全部的管芯舍去淘汰，也可以进一步逐个管芯测试，以确定失效的管芯。优选地，一个测试组内管芯的数量在2至10个之间。例如，测试组包括呈2x2排列的四个管芯，或测试组包括呈3x3排列的九个管芯或2x3排列的六个管芯。优选地，各测试组之间，芯片的数量可以不同。第一实施例的晶圆测试结构如图2所示，晶圆10上包括阵列排布的管芯20，管芯之间通过划片槽隔开。相邻的两颗管芯作为一个测试组，两颗管芯通过设置在划片槽中的导电通道实现电连接，其中，两颗管芯的连接关系是并联或者串联。导电通道可以为金属线，例如为金线、铜线或铝线等。优选地，该导电通道为掺杂的硅。对于金属线，由于其对激光的反射率较大，在后续的划片工艺中，对设备的损害较大，而硅的反射率较小，对设备的损害也较小。以测试组中的两颗管芯并联为例，其中，两颗管芯以电容为敏感方式，合格管芯正常工作时的读数为C。对测试组整体测试，测试该族内的一个管芯，如果测试电容值在预定范围内，该组内的两颗管芯全部合格；如果测试的电阻值或电容值或电感值不在预定范围内，则该测试组包括失效的管芯，在划片后将该测试组管芯全部舍去，其中，预定范围例如为1.5C至2.5C。按照相同的方式逐组进行测试，以确定所有包括失效管芯的组。优选地，将测试组中的管芯外观设计得互相略有差异，便于观察识别。这样如果在后期发现产品失效，也可以追溯到某一颗问题管芯，而不是追溯到组内所有管芯。相比于现有技术，根据本实施例的晶圆测试结构的测试效率提高了一倍。第二实施例的晶圆测试结构如图3所示，晶圆10上包括阵列排布的管芯20，管芯之间通过划片槽隔开。相邻的四颗管芯作为一个组通过设置在划片槽中的导电通道实现电连接。其中，四颗管芯呈“田”型排列，管芯的连接关系是并联或者串联。导电通道可以为金属线，例如为金线、铜线或铝线等。优选地，该导电通道为掺杂的硅。对于金属线，由于其对激光的反射率较大，在后续的划片工艺中，对设备的损害较大，而硅的反射率较小，对设备的损害也较小。以测试组中的四颗管芯cc串联为例，其中，四颗管芯以电阻为敏感方式，合格管芯正常工作时的读数为R。对测试组进行整体测试，测试该族内的一个管芯，如果测试的电阻值在预定范围内，该组内的四颗管芯全部合格；如果测试的电阻值不在预定范围内，则该组包括失效的芯片，在划片后可以将该组管芯全部舍去，或者进一步在该组中逐个测试管芯，以确定失效的管芯。其中，预定范围例如为3.5R至4.5R。按照相同的方式逐组进行测试，以确定所有包括失效管芯的组。晶圆测试后需要将管芯切割，进行封装测试。根据产品的用途，封装形式包括一个管芯封装、两个或四个管芯作为一个模块封装等多种形式。例如，四个管芯作为一个模块封装又包括相互电连接和不电连接两种情况。第一种切割方式如图4所示，按照第二实施例的晶圆测试结构的测试组切割，每个测试组作为一个模块封装，组内的管芯通过导电通道电连接。切割出的模块包括四个电连接的管芯。第二种切割方式如图5所示，切割出的每个模块上包括四个不连接的管芯，四个管芯分别来自于第二实施例的晶圆测试结构的四个相邻的测试组。本实施例的晶圆测试结构不仅提高了晶圆测试本文档来自技高网...

【技术保护点】
一种晶圆测试结构，所述晶圆上包括阵列排布的管芯，所述管芯之间通过划片槽隔开，其特征在于，所述晶圆测试结构还包括设置在划片槽中的导电通路，所述导电通路将至少两个管芯电连接成为一个测试组，其中，根据所述测试组中的一个管芯的测试结果判断该组中的管芯是否合格。

【技术特征摘要】

【专利技术属性】
技术研发人员：万蔡辛，
申请(专利权)人：北京卓锐微技术有限公司，
类型：新型
国别省市：北京;11