三维存储器测试结构及其制作方法、测试方法技术

本发明专利技术实施例公开了一种三维存储器测试结构及其制作方法、测试方法，该三维存储器测试结构曝露所述第M层金属栅极的部分区域，从而在研发过程中，可以利用该测试方法通过直接利用探针测试第M层金属栅极的电阻，来获得所述三维存储器测试结构中金属栅极的填充性能，从而比较不同工艺下金属栅极的填充性能，而无需等整个三维存储器的后端工艺制作完成后再测试金属栅极的填充性能，缩短了研发周期，降低了研发成本。

Three dimensional memory test structure, manufacturing method and testing method thereof

The embodiment of the invention discloses a three-dimensional memory test test structure and its manufacturing method, method, the three-dimensional structure of the memory test exposure part of the M layer of the metal gate, which can be used in the development process, the test method by directly using the resistance probe test the M layer of the metal gate, to obtain the filling properties the metal gate of the three-dimensional structure of the memory test, and performance comparison of different filling process of the metal gate, filling performance without the back-end process of three-dimensional storage after the completion of testing of the metal gate, shorten the development cycle, reduce development cost.

【技术实现步骤摘要】
三维存储器测试结构及其制作方法、测试方法
本专利技术涉及三维存储器
，尤其涉及一种三维存储器测试结构及其制作方法和测试方法。
技术介绍
随着平面型存储器的不断发展，半导体的生产工艺取得了巨大的进步。但是近几年来，平面型存储器的发展遇到了各种挑战：物理极限，现有的显影技术极限以及存储电子密度极限等。在此背景下，为解决平面型存储器遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器的结构应运而生，目前三维存储器的技术研发已成为国际上研发的主流。但是，现有技术在研发三维存储器的过程中，通常是将三维存储器制作完成后再测试该三维存储器中栅极的电阻，以此判断该三维存储器中栅极的填充性能，周期较长，成本较高。
技术实现思路
为解决上述技术问题，本专利技术实施例提供了一种三维存储器测试结构及其制作方法和测试方法，以缩短获知所述三维存储器中栅极填充性能的时间，缩短研发周期，降低研发成本。为解决上述问题，本专利技术实施例提供了如下技术方案：一种三维存储器测试结构，包括：基底；位于所述基底表面的堆叠结构，所述堆叠结构包括沿预设方向呈阶梯状排布的N层金属栅极，以及位于相邻两层金属栅极之间的氧化层，N为大于1的正整数；形成于所述堆叠结构的第一区域和第二区域的多个沟道孔，其中，所述第二区域位于所述第一区域外围，且所述第二区域内沟道孔的密度小于所述第一区域内沟道孔的密度；形成于在所述沟道孔内的存储结构；形成于所述N层金属栅极中第M层金属栅极上方各层金属栅极和氧化层对应所述第二区域中预设区域内的曝露结构，所述曝露结构曝露所述第M层金属栅极部分区域，M为大于零且不大于N的正整数。可选的，所述曝露结构为凹槽或通孔。可选的，所述第一区域为存储区域，所述第二区域为电极连接区域。可选的，所述预设区域为所述第二区域中各通道孔之间的空白区域。可选的，所述金属栅极的厚度不小于10nm，且不大于80nm。可选的，所述沟道孔结构包括：依次形成于所述沟道孔侧壁的隧穿层、存储层、阻挡层和多晶硅层。可选的，所述金属栅极包括叠加的氮化钛金属层和钨金属层。可选的，所述氮化钛金属层的厚度不小于1nm且不大于10nm；所述钨金属层的厚度不小于10nm且不大于100nm。一种三维存储器测试结构的制作方法，该方法包括：提供基底；在所述基底表面形成堆叠结构，所述堆叠结构包括交错层叠设置的N层氧化层和N层氮化层，N为大于1的正整数；在所述堆叠结构的第一区域和第二区域形成多个沟道孔，所述第二区域位于所述第一区域外围，且所述第一区域的沟道孔的密度大于所述第二区域的沟道孔的密度；在所述沟道孔中形成存储结构；去除所述堆叠结构中的氮化层，形成沟槽；在所述沟槽内填充金属，形成沿预设方向呈阶梯状排布的N层金属栅极；去除所述N层金属栅极中第M层金属栅极上方各层金属栅极和氧化层位于所述第二区域中预设区域的部分，曝露所述第M层金属栅极部分区域，M为大于零且不大于N的正整数。可选的，去除所述N层金属栅极中第M层金属栅极上方各层金属栅极和氧化层位于所述第二区域中预设区域的部分，曝露所述第M层金属栅极部分区域包括：利用等离子聚焦束去除所述N层金属栅极中第M层金属栅极上方各层金属栅极和氧化层位于所述第二区域中预设区域的部分，曝露所述第M层金属栅极部分区域。一种三维存储器测试结构的测试方法，该方法包括：利用探针接触上述任一项所述的三维存储器测试结构中第M层金属栅极的曝露区域；根据所述探针的探测结果，获得所述三维存储器测试结构中金属栅极的填充性能。与现有技术相比，上述技术方案具有以下优点：本专利技术实施例所提供的三维存储器测试结构及其测试方法中，该三维存储器测试结构曝露所述第M层金属栅极的部分区域，从而在研发过程中，可以利用该测试方法通过直接利用探针测试第M层金属栅极的电阻，来获得所述三维存储器测试结构中金属栅极的填充性能，从而比较不同工艺下金属栅极的填充性能，而无需等整个三维存储器的后端工艺制作完成后再测试金属栅极的填充性能，缩短了研发周期，降低了研发成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术一个实施例所提供的三维存储器测试结构的结构示意图；图2为本专利技术一个实施例所提供的三维存储器测试结构的俯视图；图3为本专利技术一个实施例所提供的三维存储器测试结构的制作方法流程图；图4为本专利技术一个实施例所提供的三维存储器测试结构的测试方法流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。本专利技术实施例提供了一种三维存储器的测试结构，如图1所示，该测试结构包括：基底1；位于所述基底表面的堆叠结构，所述堆叠结构包括沿预设方向呈阶梯状排布的N层金属栅极2，以及位于相邻两层金属栅极2之间的氧化层3，N为大于1的正整数；如图2所示，形成于所述堆叠结构的第一区域A和第二区域B的多个沟道孔4，其中，所述第二区域B位于所述第一区域A外围，且所述第二区域B内沟道孔4的密度小于所述第一区域A内沟道孔4的密度；形成于在所述沟道孔4内的存储结构5；形成于所述N层金属栅极4中第M层金属栅极21上方各层金属栅极和氧化层对应所述第二区域中预设区域内的曝露结构，所述曝露结构曝露所述第M层金属栅极21至少部分区域，M为大于零且不大于N的正整数。可选的，所述曝露结构为凹槽或通孔，本专利技术对此并不做限定，只要保证所述曝露结构能够曝露所述第M层金属栅极的至少部分区域即可。需要说明的是，在本专利技术实施例中，所述测试结构具体用于测试时，M可以为1-N中任一数值，包括1和N，也可以依次为N-1中任一值，本专利技术对此并不做限定，具体视情况而定。在上述实施例的基础上，在本专利技术的一个实施例中，所述第一区域为存储区域，所述第二区域为电极连接区域。可选的，所述预设区域为所述第二区域中各通道孔之间的空白区域。但本专利技术对此并不做限定，只要保证所述预设区域的存在不影响所述三维存储器的正常功能即可。在上述任一实施例的基础上，在本专利技术的一个实施例中，所述金属栅极的厚度不小于10nm，且不大于80nm；所氧化层的厚度不小于10nm，且不大于80nm，但本专利技术对此并不做限定，具体视情况而定。可选的，所述堆叠结构的总厚度大于1微米，但本专利技术对此并不做限定，具体视情况而定。在上述任一实施例的基础上，在本专利技术的一个实施例中，继续如图1所示，所述沟道孔结构5包括：依次形成于所述沟道孔4侧壁的隧穿层51、存储层52、阻挡层53和多晶硅层54。其中，所述隧穿层52用于产生电荷，所述存储层52用于存储电荷，所述阻挡层53用于阻挡所述存储层中本文档来自技高网...

【技术保护点】
一种三维存储器测试结构，其特征在于，包括：基底；位于所述基底表面的堆叠结构，所述堆叠结构包括沿预设方向呈阶梯状排布的N层金属栅极，以及位于相邻两层金属栅极之间的氧化层，N为大于1的正整数；形成于所述堆叠结构的第一区域和第二区域的多个沟道孔，其中，所述第二区域位于所述第一区域外围，且所述第二区域内沟道孔的密度小于所述第一区域内沟道孔的密度；形成于在所述沟道孔内的存储结构；形成于所述N层金属栅极中第M层金属栅极上方各层金属栅极和氧化层对应所述第二区域中预设区域内的曝露结构，所述曝露结构曝露所述第M层金属栅极部分区域，M为大于零且不大于N的正整数。

【技术特征摘要】
1.一种三维存储器测试结构，其特征在于，包括：基底；位于所述基底表面的堆叠结构，所述堆叠结构包括沿预设方向呈阶梯状排布的N层金属栅极，以及位于相邻两层金属栅极之间的氧化层，N为大于1的正整数；形成于所述堆叠结构的第一区域和第二区域的多个沟道孔，其中，所述第二区域位于所述第一区域外围，且所述第二区域内沟道孔的密度小于所述第一区域内沟道孔的密度；形成于在所述沟道孔内的存储结构；形成于所述N层金属栅极中第M层金属栅极上方各层金属栅极和氧化层对应所述第二区域中预设区域内的曝露结构，所述曝露结构曝露所述第M层金属栅极部分区域，M为大于零且不大于N的正整数。2.根据权利要求1所述的测试结构，其特征在于，所述第一区域为存储区域，所述第二区域为电极连接区域。3.根据权利要求1所述的测试结构，其特征在于，所述预设区域为所述第二区域中各通道孔之间的空白区域。4.根据权利要求1所述的测试结构，其特征在于，所述金属栅极的厚度不小于10nm，且不大于80nm。5.根据权利要求1所述的测试结构，其特征在于，所述沟道孔结构包括：依次形成于所述沟道孔侧壁的隧穿层、存储层、阻挡层和多晶硅层。6.根据权利要求1所述的测试结构，其特征在于，所述金属栅极包括叠加的氮化钛金属层和钨金属层。7.根据权利要求6所述的测试结构，其特征在于，所述氮化钛金属层的厚度不小于1nm且不大于10nm；所述钨金属层的厚...

【专利技术属性】
技术研发人员：徐强，夏志良，刘藩东，赵治国，傅丰华，杨要华，华文宇，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42