NAND存储器结构、形成方法和三维存储器阵列技术

本发明专利技术公开了一种NAND存储器结构的形成方法，该形成方法包括以下步骤：提供半导体衬底，在衬底之中形成的多组源极选择晶体管；在源极选择晶体管之上形成纵向叠层结构的存储单元，纵向叠层结构的存储单元包括垂直沟道、多层存储栅介质、形成在垂直沟道之外的位线选择管栅极和叠层字线，其中，源极选择晶体管的漏极与垂直沟道底部的多层存储栅介质接触；在纵向叠层结构的存储单元之上形成位线；通过位线和叠层字线向源极选择晶体管的漏极与垂直沟道之间的多层存储栅介质施加击穿电压。该NAND存储器的形成方法，可以降低工艺难度，降低成本，提高集成密度。本发明专利技术还公开一种NAND存储器结构及其形成方法和三维存储器阵列。

【技术实现步骤摘要】

本专利技术属于信息存储
，尤其涉及一种NAND存储器的形成方法，以及一种NAND存储器结构及其形成方法，和三维NAND存储器阵列。
技术介绍
NAND存储器技术不断发展，其存储性能不断提高，很多相关技术不断提出新的结构方案。其中，BiCS(BitCostScalable)技术为“平面栅垂直沟道”和“先栅后沟道”工艺，参照相关文献，例如，[1]、H.Tanakaetal.,BitCostScalableTechnologywithPunchandPlugProcessforUltraHighDensityFlashMemory,2007SymposiumonVLSITechnologyDigestofTechnicalPapers,pp.14-15.[2]、US7,852,675:Threedimensionalstackednonvolatilesemiconductormemory,该专利描述了BICS纵向布置的结构方法。具体地，如图1所示，即将传统平面NAND结构的存储串垂直翻转90度在纵向布置，底层为源选择管，顶层为位线选择管，中间层为字线。该结构的源极从衬底引出；为实现沟道的源极接触，在沉积ONO(氧化硅-氮化硅-氧化硅)介质层后，沉积一层薄的非晶硅保护层，将底部ONO介质刻蚀去除后，再淀积多晶沟道。但是，该工艺流程需增加非晶保护层淀积、底部ONO刻蚀等工艺步骤，容易导致侧壁ONO质量下降，工艺复杂度高，而且限制了沟道孔径的缩小和集成密度的提高。另外，相关技术中还提出了P-BiCS(pipe-shapedBitCostScalable)技术，如图2中的(1)、(2)、(3)和(4)所示的结构和等效电路。参照相关专利文献，例如，[1]、US7,983,084:Full-TextThree-dimensionallystackednonvolatilesemiconductormemory；[2]、US8,199,573:Nonvolatilesemiconductormemorydevice；[3]、RyotaKatsumataetal.,Pipe-shapedBiCSFlashMemorywith16StackedLayersandMulti-Level-CellOperationforUltraHighDensityStorageDevices,2009SymposiumonVLSITechnologyDigestofTechnicalPapers,pp.136-137.P-BiCS结构定义了U型结构：“两个存储列，上部分别于BL、SL联接，下部相互联接”；还定义了联接结构：“第三导电薄层作为联接结构栅极，两列接头部分作为沟道”；图3中的(1)(2)(3)所示为存储列沟道和底部联接结构的形成工艺示意图，可见该联接结构在淀积工艺中很容易由于上层开口的封闭而无法实现有效的联接，进而导致整个存储结构的失效。另外，有的相关技术中还提出了一种TCAT(TerabitCellArrayTransistor)技术，如图4所示。参考相关专利文献，例如，[1]、US8,344,385:Vertical-typesemiconductordevice；其中，描述了TCAT的结构和栅置换工艺的流程；[2]、US8,530,959:Three-dimensionalsemiconductormemorydevice；[3]、JaehoonJangetal.,VerticalCellArrayusingTCAT(TerabitCellArrayTransistor)TechnologyforUltraHighDensityNANDFlashMemory,2009SymposiumonVLSITechnologyDigestofTechnicalPapers,pp.192-193.如图5中的(1)(2)(3)和(4)所示，TCAT技术为采用“栅置换”技术实现的“先沟道后栅”工艺：先做多层牺牲栅极，在垂直孔内形成多晶沟道与衬底联接，然后刻蚀去除牺牲栅极，并沉积ONO/ANO栅介质和金属栅极形成最终的多层字线结构。该“栅置换”工艺增加了多道介质沉积、刻蚀工艺步骤，工艺复杂度非常高。
技术实现思路
本专利技术旨在至少在一定程度上解决上述技术问题之一。为此，本专利技术需要提出一种NAND存储器结构的形成方法，该形成方法可以降低工艺难度，降低成本，提高集成密度。本专利技术还提出一种NAND存储器结构及其形成方法。为了解决上述问题，本专利技术一方面提出一种NAND存储器结构的形成方法，该形成方法包括以下步骤：提供半导体衬底，在所述衬底之中形成的多组源极选择晶体管，所述源极选择晶体管包括在所述衬底之上的沿X方向的源极选择栅极，在所述衬底内第一掺杂形成的沿X方向的源极，和在所述衬底内第一掺杂形成的漏极；在所述源极选择晶体管之上形成纵向叠层结构的存储单元，其中，所述纵向叠层结构的存储单元包括沿Z方向的垂直沟道、多层存储栅介质、形成在垂直沟道之外的沿X方向水平布置的位线选择管栅极和叠层字线，其中，所述源极选择晶体管的漏极与所述垂直沟道底部的多层存储栅介质接触；在所述纵向叠层结构的存储单元之上形成沿Y方向布置的多组位线；通过所述位线和所述源极选择晶体管的漏极向所述源极选择晶体管的漏极与所述垂直沟道之间的所述多层存储栅介质施加击穿电压，以使所述源极选择晶体管的漏极与所述垂直沟道之间形成电性连接接触部。本专利技术的NAND存储器结构的形成方法，通过向源极选择晶体管的漏极与垂直沟道之间的多层存储栅介质施加击穿电压以击穿多层存储栅介质，从而使源极选择晶体管的漏极与垂直沟道之间形成电性连接接触部，无需增加任何沟道联接工艺，工艺复杂度低、成本低，有利于沟道孔径的缩小和集成密度的提高。在本专利技术的一些实施例中，所述垂直沟道为单晶或多晶半导体材料。在本专利技术的一些实施例中，所述多层存储栅介质包括阻挡氧化层、氮化硅俘获层和隧穿氧化层。在本专利技术的一些实施例中，所述多层存储栅介质包括阻挡氧化层、单层或多层复合的高介电常数俘获层和隧穿氧化层。在本专利技术的一些实施例中，所述通过所述位线和所述源极选择晶体管的漏极向所述源极选择晶体管的漏极与所述垂直沟道之间的所述多层存储栅介质施加击穿电压具体包括：将所述位线与击穿电压相连，将所述叠层字线和位线选择管的栅极与高电压相连，同时将所述源极选择晶体管的源极接地，并将所述源极选择晶体管的栅极与电源电压相连，以向所述源极选择晶体管的漏极与所述垂直沟道之间的所述多层存储栅介质施加击穿电压。在本专利技术的一些实施例中，所述通过所述位线和所述源极选择晶体管的漏极向所述源极选择晶体管的漏极与所述垂直沟道之间的所述多层存储栅介质施加击穿电压具体包括：将所述位线与接地，将所述叠层字线和位线选择管的栅极与电源电压相连，同时将所述源极选择晶体管的源极与所述击穿电压相连，以及将源极选择晶体管的栅极与高电压相连，以向所述源极选择晶体管的漏极与所述垂直沟道之间的所述多层存储栅介质施加击穿电压。在本专利技术的一些实施例中，所述通过所述位线和所述源极选择晶体管的漏极向所述源极选择晶体管的漏极与所述垂直沟道之间的所述多层存储栅介质施加击穿电压具体包括：将所述位本文档来自技高网...

【技术保护点】
一种NAND存储器结构的形成方法，其特征在于，包括以下步骤：提供半导体衬底，在所述衬底之中形成的多组源极选择晶体管，所述源极选择晶体管包括在所述衬底之上的沿X方向的源极选择栅极，在所述衬底内第一掺杂形成的沿X方向的源极，和在所述衬底内第一掺杂形成的漏极；在所述源极选择晶体管之上形成纵向叠层结构的存储单元，其中，所述纵向叠层结构的存储单元包括沿Z方向的垂直沟道、多层存储栅介质、形成在垂直沟道之外的沿X方向水平布置的位线选择管栅极和叠层字线，其中，所述源极选择晶体管的漏极与所述垂直沟道底部的多层存储栅介质接触；在所述纵向叠层结构的存储单元之上形成沿Y方向布置的多组位线；通过所述位线和所述源极选择晶体管的漏极向所述源极选择晶体管的漏极与所述垂直沟道之间的所述多层存储栅介质施加击穿电压，以使所述源极选择晶体管的漏极与所述垂直沟道之间形成电性连接接触部。

【技术特征摘要】
1.一种NAND存储器结构的形成方法，其特征在于，包括以下步骤：提供半导体衬底，在所述衬底之中形成的多组源极选择晶体管，所述源极选择晶体管包括在所述衬底之上的沿X方向的源极选择栅极，在所述衬底内第一掺杂形成的沿X方向的源极，和在所述衬底内第一掺杂形成的漏极；在所述源极选择晶体管之上形成纵向叠层结构的存储单元，其中，所述纵向叠层结构的存储单元包括沿Z方向的垂直沟道、多层存储栅介质、形成在垂直沟道之外的沿X方向水平布置的位线选择管栅极和叠层字线，其中，所述源极选择晶体管的漏极与所述垂直沟道底部的多层存储栅介质接触；在所述纵向叠层结构的存储单元之上形成沿Y方向布置的多组位线；通过所述位线和所述源极选择晶体管的漏极向所述源极选择晶体管的漏极与所述垂直沟道之间的所述多层存储栅介质施加击穿电压，以使所述源极选择晶体管的漏极与所述垂直沟道之间形成电性连接接触部。2.如权利要求1所述的NAND存储器结构的形成方法，其特征在于，所述垂直沟道包括单晶或多晶半导体材料。3.如权利要求1所述的NAND存储器结构的形成方法，其特征在于，所述多层存储栅介质包括阻挡氧化层、氮化硅俘获层和隧穿氧化层。4.如权利要求1所述的NAND存储器结构的形成方法，其特征在于，所述多层存储栅介质包括阻挡氧化层、单层或多层复合的高介电常数俘获层和隧穿氧化层。5.如权利要求1所述的NAND存储器结构的形成方法，其特征在于，所述通过所述位线和所述源极选择晶体管的漏极向所述源极选择晶体管的漏极与所述垂直沟道之间的所述多层存储栅介质施加击穿电压具体包括：将所述位线与所述击穿电压相连，将所述叠层字线和位线选择管的栅极与高电压相连，同时将所述源极选择晶体管的源极接地，并将所述源极选择晶体管的栅极与电源电压相连，以向所述源极选择晶体管的漏极与所述垂直沟道之间的所述多层存储栅介质施加击穿电压。6.如权利要求1所述的NAND存储器结构的形成方法，其特征在于，所述通过所述位线和所述源极选择晶体管的漏极向所述源极选择晶体管的漏极与所述垂直沟道之间的所述多层存储栅介质施加击穿电压具体包括：将所述位线接地，将所述叠层字线和位线选择管的栅极与电源电压相连，同时将所述源极选择晶体管的源极与所述击穿电压相连，以及将源极选择晶体管的栅极与高电压相连，
\t以向所述源极选择晶体管的漏极与所述垂直沟道之间的所述多层存储栅介质施加击穿电压。7.如权利要求1所述的NAND存储器结构的形成方法，其特征在于，所述通过所述位线和所述源极选择晶体管的漏极向所述源极选择晶体管的漏极与所述垂直沟道之间的所述...

【专利技术属性】
技术研发人员：潘立阳，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京;11