可独立寻址的存储器阵列地址空间制造技术

本发明专利技术的实例提供用于存取存储器阵列地址空间的装置及方法。一种实例存储器阵列包括：第一地址空间，其包括耦合到第一数目个选择线及若干感测线的存储器单元；及第二地址空间，其包括耦合到第二数目个选择线及所述若干感测线的存储器单元。所述第一地址空间相对于所述第二地址空间可独立寻址。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及半导体存储器设备及方法，且更特定来说，本专利技术涉及与可独立寻址的存储器阵列地址空间有关的设备及方法。
技术介绍
存储器装置通常提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性存储器及非易失性存储器。易失性存储器可需要电力以维持其数据(例如，主机数据、错误数据等等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在未供电时保持所存储的数据而提供持久数据，且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STTRAM))等。电子系统通常包含若干处理资源(例如，一或多个处理器)，所述若干处理资源可检索及执行指令且将所执行指令的结果存储到合适位置。处理器可包括若干功能单元，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及/或组合逻辑块，所述功能单元(举例来说)可用以通过对数据(例如，一或多个操作数)执行逻辑运算(例如AND、OR、NOT、NAND、NOR及XOR逻辑运算)而执行指令。举例来说，功能单元电路(FUC)可用以对操作数执行算术运算(例如，加法、减法、乘法及/或除法)。在将指令提供到FUC以供执行时可涉及电子系统中的若干组件。例如，指令可由处理资源(例如，控制器及/或主机处理器)产生。数据(例如，将对其执行指令的操作数)可存储于可由FUC存取的存储器阵列中。可从所述存储器阵列检索指令及/或数据且可在FUC开始对数据执行指令之前定序及/或缓冲指令及/或数据。此外，因为可通过FUC以一或多个时钟周期执行不同类型的运算，所以也可定序及/或缓冲指令及/或数据的中间结果。在许多实例中，处理资源(例如，处理器及/或相关联FUC)可在存储器阵列外部，且可经由处理资源与存储器阵列之间的总线存取数据(例如，以执行指令)。数据可经由总线从存储器阵列移动到存储器阵列外部的寄存器。附图说明图1为根据本专利技术的若干实施例的呈包含存储器装置的计算系统的形式的设备的框图。图2说明根据本专利技术的若干实施例的存储器阵列的部分的示意图。图3说明根据本专利技术的若干实施例的耦合到感测电路的存储器阵列的一部分的示意图。具体实施方式本专利技术包含与存取存储器阵列地址空间有关的设备及方法。实例存储器阵列包括：第一地址空间，其包括耦合到第一数目个选择线及若干感测线的存储器单元；及第二地址空间，其包括耦合到第二数目个选择线及所述若干感测线的存储器单元。所述第一地址空间相对于所述第二地址空间可独立寻址。本专利技术的若干实施例可减少在存储器阵列外部的在执行逻辑运算期间用以存储中间结果的寄存器的数目。与由例如先前PIM系统及具有外部处理器(例如，定位于存储器阵列外部，例如在单独集成电路芯片上的处理资源)的系统的处理资源存取的寄存器相比，当处理资源与存储器阵列单元耦合(例如，集成)时，可改进与存取寄存器相关联的并行度及/或降低的电力消耗。例如，若干实施例可提供使用来自若干寄存器的数据执行全面完整的计算功能，例如整数相加、整数相减、整数相乘、整数相除及CAM(内容可寻址存储器)功能，而不经由总线(例如，数据总线、地址总线、控制总线)将数据传送出存储器阵列及感测电路。此类计算功能可涉及执行若干逻辑运算(例如，AND、NOT、NOR、NAND、XOR等等)。然而，实施例不限于这些实例。在若干实施例中，阵列内的存储器单元行可用作与执行计算功能相关联的寄存器。举例来说，用作寄存器的存储器单元行可为地址空间的部分，所述地址空间相对于包含其它存储器单元行的地址空间可独立寻址。在先前方法中，可(例如，经由包括输入/输出(I/O)线的总线)将数据从阵列及感测电路传送到可供处理资源(例如处理器、微处理器及/或计算引擎)使用的若干寄存器，所述处理资源可包括经配置以执行适当逻辑运算的ALU电路及/或其它功能单元电路。然而，经由总线将数据从存储器传送到寄存器或从寄存器传送到存储器可涉及显著电力消耗及时间需求。即使处理资源与存储器阵列定位于同一芯片上，在将数据移出阵列而到计算电路(此可涉及例如执行感测线地址存取(例如，列解码信号的触发(firing))以将数据从感测线传送到I/O线；将所述数据移动到阵列外围；及将所述数据提供到与计算功能相关联的寄存器)时仍可消耗显著电力。在本专利技术的以下详细描述中，参考形成本专利技术的部分的附图，且在附图中以说明方式展示可如何实践本专利技术的一或多个实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本专利技术的实施例，且应理解，在不脱离本专利技术的范围的情况下，可利用其它实施例且可进行过程、电气及/或结构改变。如本文中所使用，指定符“N”(尤其关于图式中的参考数字)指示：可包含如此指定的若干特定特征。如本文中所使用，“若干”特定事物可指此类事物中的一或多者(例如，若干存储器阵列可指一或多个存储器阵列)。本文中的图遵循编号惯例，其中首位或前几位数字对应于图式图号且剩余数字识别图式中的元件或组件。可通过使用类似数字识别不同图之间的类似元件或组件。举例来说，130可指图1中的元件“30”，且类似元件在图2中可称为230。如应了解，可添加、交换及/或消除在本文中的各种实施例中所展示的元件以提供本专利技术的若干额外实施例。此外，如应了解，希望图中提供的元件的比例及相对尺度说明本专利技术的某些实施例，且不应被视为限制意义。图1为根据本专利技术的若干实施例的呈包含存储器装置120的计算系统100的形式的设备的框图。如本文中所使用，存储器装置120、存储器阵列130及/或感测电路150也可被单独视为“设备”。系统100包含耦合到存储器装置120的主机110，存储器装置120包含存储器阵列130。主机110可为主机系统，例如个人膝上型计算机、桌上型计算机、数码相机、移动电话或存储卡读取器，以及各种其它类型的主机。主机110可包含系统母板及/或背板且可包含若干处理资源(例如，一或多个处理器、微处理器或某一其它类型的控制电路)。系统100可包含单独集成电路，或主机110及存储器装置120两者可在同一集成电路上。系统100可为(例如)服务器系统及/或高性能计算(H本文档来自技高网...

【技术保护点】
一种存储器阵列，其包括：第一地址空间，其包括耦合到第一数目个选择线及若干感测线的存储器单元；及第二地址空间，其包括耦合到第二数目个选择线及所述若干感测线的存储器单元；其中所述第一地址空间相对于所述第二地址空间可独立寻址。

【技术特征摘要】
【国外来华专利技术】2013.08.30 US 14/015,7321.一种存储器阵列，其包括：
第一地址空间，其包括耦合到第一数目个选择线及若干感测线的存储器单元；及
第二地址空间，其包括耦合到第二数目个选择线及所述若干感测线的存储器单
元；
其中所述第一地址空间相对于所述第二地址空间可独立寻址。
2.根据权利要求1所述的存储器阵列，其中在给定时间仅激活所述第一数目个选择线
中的一者且其中同时激活所述第二数目个选择线。
3.根据权利要求2所述的存储器阵列，其中同时激活所述第一数目个选择线中的一选
择线及所述第二数目个选择线中的一选择线。
4.根据权利要求1所述的存储器阵列，其中同时激活所述第一数目个选择线中的一选
择线及所述第二数目个选择线中的一选择线。
5.根据权利要求4所述的存储器阵列，其中同时激活所述第一数目个选择线中的所述
选择线及所有所述第二数目个选择线。
6.根据权利要求4所述的存储器阵列，其中在给定时间仅激活所述第一数目个选择线
中的一者。
7.根据权利要求1到6中任一权利要求所述的存储器阵列，其中所述第一地址空间相
对于所述第二地址空间可独立寻址包括：所述第一数目个选择线耦合到解码器且所
述第二数目个选择线直接耦合到地址电路。
8.根据权利要求7所述的存储器阵列，其中所述地址电路耦合到所述解码器。
9.根据权利要求1到6中任一权利要求所述的存储器阵列，其中所述第一地址空间相
对于所述第二地址空间可独立寻址包括：所述第一数目个选择线耦合到第一解码器

\t且所述第二数目个选择线耦合到第二解码器。
10.根据权利要求9所述的存储器阵列，其中所述第一解码器及所述第二解码器耦合到
共享地址电路。
11.根据权利要求1到6中任一权利要求所述的存储器阵列，其中所述第一地址空间相
对于所述第二地址空间可独立寻址包括：所述第一数目个选择线经由解码器耦合到
若干共享地址线且所述第二数目个选择线可离散寻址。
12.根据权利要求1到6中任一权利要求所述的存储器阵列，其中独立寻址所述第二数
目个选择线中的每一者。
13.根据权利要求1到6中任一权利要求所述的存储器阵列，其中包括所述第一地址空
间的所述存储器单元通过所述若干感测线耦合到包括所述第二地址空间的所述存
储器单元。
14.根据权利要求1到6中任一权利要求所述的存储器阵列，其中独立于所述第二数目
个选择线解码所述第一数目个选择线。
15.根据权利要求1到6中任一权利要求所述的存储器阵列，其中包括所述第二地址空
间的所述存储器单元位于所述存储器阵列的边缘部分上。
16.根据权利要求1到6中任一权利要求所述的存储器阵列，其中所述第二地址空间用
作计算组件的暂时存储装置。
17.根据权利要求1到6中任一权利要求所述的存储器阵列，其中所述暂时存储装置由
所述计算组件用作寄存器。
18.根据权利要求1到6中任一权利要求所述的存储器阵列，其中所述计算组件耦合到
所述若干感测线且包括与所述存储器单元有间距地形成的晶体管。
19.一种方法，其包括：
激活存储器阵列的第一数目个选择线中的一选择线；
经由耦合到所述存储器阵列的感测线的感测电路来感测存储于耦合到所述选择
线的第一数目个存储器单元中的数据；以及
将存储于所述第一数目个存储器单元中的所述数据复制到第二数目个存储器单
元，所述第二数目个存储器单元耦合到所述存储器阵列的第二数目个选择线中的一
选择线；
其中所述第一数目个选择线相对于所述第二数目个选择线可独立寻址。
20.根据权利要求19所述的方法，其中复制存储于所述第一数目个存储器单元中的所
述数据包含：将所述数据从所述感测电路复制到所述第二数目个存储器单元而不存
取输入/输出I/O线。
21.根据权利要求20所述的方法，其中将所述数据从所述感测电路复制到所述第二数
目个存储器单元进一步包含：将所述数据从所述感测电路复制到第三数目个存储器<...

【专利技术属性】
技术研发人员：卓依·A·曼宁，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US