数据储存装置以及快闪存储器的检测方法制造方法及图纸

本发明专利技术涉及一种数据储存装置以及快闪存储器的检测方法。该数据储存装置包括一快闪存储器以及一控制器。上述快闪存储器包括一存储器阵列。上述控制器对上述快闪记忆进行一编程操作。当上述控制器发送上述编程操作的一编程命令至上述快闪存储器之后，上述控制器在达到上述快闪存储器的一页面编程时间之前发送一第一读取状态命令至上述快闪存储器，并根据上述快闪存储器所回报的一第一存储器状态来判断上述快闪存储器是否执行上述编程操作。

Data storage device and method for detecting flash memory

The invention relates to a data storage device and a method for detecting the flash memory. The data storage device comprises a flash memory and a controller. The flash memory includes a memory array. The controller performs a programming operation on the flash memory. When the controller sends the programming operation of a programming command to the flash memory, the controller before reaching the flash memory page programming time to send a first read status command to the flash memory, and flash memory according to the return of a first memory state to determine whether the implementation of the flash memory programming operation.

【技术实现步骤摘要】

本专利技术有关于一种数据储存装置，特别是有关于一种能检测编程(program)操作的数据储存装置。
技术介绍
快闪存储器(FlashMemory)为一种普遍的非挥发性数据储存装置，是以电性方式抹除与程序化。以非及闸型的快闪存储器(即NANDFLASH)为例，常用作记忆卡(memorycard)、通用串行总线闪存装置(USBflashdevice)、固态硬碟(SSD)、嵌入式快闪存储器模组(eMMC)…等使用。近年来，由于快闪存储器具有数据非挥发性、省电、体积小以及无机械结构等的特性，因此适合使用在各种电子装置上，尤其是可携式电子产品。快闪存储器包括多个区块(block)，每一区块包括多个页(page)以供数据储存。当快闪存储器自控制器接收编程(写入)命令时，便依控制器的指示以及编程地址将数据储存至该等区块的某些页。当快闪存储器自控制器收到读取命令时，便依控制器的指示及读取地址自该等区块的某些页读出数据而回传数据至控制器。然而，当数据在储存至快闪存储器的时候若有意外状况发生，则可能造成编程操作失败。假如控制器无法即时地得知编程操作为失败，则可能导致后续所读取到的数据为错误的。因此，需要一种检测方法，能判断快闪存储器的编程操作是否正常。
技术实现思路
本专利技术提供一种数据储存装置。上述数据储存装置包括一快闪存储器以及一控制器。上述快闪存储器包括一存储器阵列。上述控制器对上述快闪记忆进行一编程操作。当上述控制器发送上述编程操作的一编程命令至上述快闪存储器之后，上述控制器在达到上述快闪存储器的一页面编程时间之前发送一第一读取状态命令至上述快闪存储器，并根据上述快闪存储器所回报的一第一存储器状态来判断上述快闪存储器是否执行上述编程操作。再者，本专利技术提供一种检测方法，用以检测一快闪存储器的一编程操作。藉由一控制器，发送上述编程操作的一编程命令至上述快闪存储器。在达到上述快闪存储器的一页面编程时间之前，藉由上述控制器，发送一第一读取状态命令至上述快闪存储器。根据上述快闪存储器所回报的对应于上述第一读取状态命令的一第一存储器状态，判断上述快闪存储器是否执行上述编程操作。附图说明图1显示了根据本专利技术一实施例所述的之数据储存装置；图2显示了根据本专利技术一实施例所述的一示范波形图，用以说明图1中控制器与快闪存储器之间所传送的信号；以及图3显示了根据本专利技术一实施例所述的检测方法，用以检测快闪存储器的编程操作。符号说明100～数据储存装置；110～控制器；120～快闪存储器；130～数据暂存器；140～存储器阵列；ALE、I、I/O、O～信号；以及S310-S390～步骤。具体实施方式为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合附附图，作详细说明如下：图1显示了根据本专利技术一实施例所述的数据储存装置100。数据储存装置100包括控制器110以及快闪存储器120，其中快闪存储器120包括数据暂存器130以及由多个记忆单元所形成的存储器阵列140。在一实施例中，数据暂存器130可以是快取暂存器。数据储存装置100可设置在不同电子装置中，以便电子装置内的不同元件能对数据储存装置100进行存取，以执行特定功能。相应于来自电子装置内其他元件(例如主要(master)元件)的命令，控制器110可以对快闪存储器120的存储器阵列140进行数据存取。举例来说，当主要元件欲将数据写入至数据储存装置100时，控制器110会相应于来自主要元件的写入命令而执行编程操作(programoperation)，以便将来自主要元件的的数据储存至存储器阵列140中。若编程操作失败，则数据储存装置100会通知主要元件，于是主要元件能重新将数据写入至数据储存装置100或是进行后续操作。控制器110检测快闪存储器120的编程操作将详细说明于后。传统上，控制器是透过快闪存储器来得到快闪存储器的状态(status)，以判断快闪存储器的编程操作是否成功。举例来说，若快闪存储器的状态为E0h，则编程操作为成功，其中E0h是表示快闪存储器为闲置，即快闪存储器已完成编程操作并进入闲置(idle)模式。反之，若快闪存储器的状态为E1h，则编程操作为失败。然而，在编程操作中，若发生无法预期的状态，则会使快闪存储器仍停留在闲置模式而没有进入到忙碌(busy)模式。于是，控制器会得到快闪存储器的状态为E0h，进而误判编程操作为成功。相较于传统的控制器，图1中的控制器110可以在编程操作中，检测快闪存储器是否进入至忙碌模式，以避免误判的情况发生。图2是显示根据本专利技术一实施例所述的一示范波形图，用以说明图1中控制器110与快闪存储器120之间所传送的信号。在此实施例中，ALE信号表示地址闩锁致能(addresslatchenable)信号。I/O信号表示在输入/输出总线上所传送的信号。为了方便说明，将I/O信号划分为I信号与O信号，其中I信号表示在输入/输出总线上由控制器110传送至快闪存储器120的信号，而O信号表示在输入/输出总线上由快闪存储器120传送至控制器110的信号。在此实施例中，当执行编程操作时，控制器110会透过输入/输出总线而依序发送“80h”、“Addr”、“DIN”以及“10h”至快闪存储器120。在此实施例中，“80h”表示序列数据输入命令(serialdatainputcommand)、“Addr”表示编程地址、“DIN”表示编程数据、以及“10h”表示编程命令(programcommand)。此外，当控制器110发送编程地址Addr至快闪存储器120时，控制器110亦会将ALE信号致能。在发送编程命令“10h”至快闪存储器之后，控制器110会立即发送“70h”至快闪存储器120，其中“70h”表示读取状态命令(readstatuscommand)。相应于读取状态命令，快闪存储器120会提供目前的状态S1至控制器110，即快闪存储器120会回报状态给控制器110。于是，控制器110便可判断快闪存储器120是否有执行编程操作，即检测快闪存储器120是否有进入忙碌模式。若快闪存储器120没有进入忙碌模式，则控制器110可判断出编程操作为失败(例如状态S1为“E0h”)，并进行后续处理。值得注意的是，控制器110在达到快闪存储器120的页面编程时间(pageprogramtime)tPROG之前，发送读取状态命令至快闪存储器120并从快闪存储器120接收到状态S1。在快闪存储器120中，页面编程时间tPROG是表示数据暂存器130根据编程地址Addr而将编程数据DIN储存至存储器阵列140中所需要的最少时间。在一实施例中，控制器110在发送编程命令之后使用计时器(timer)来计数时间，以便在页面编程时间tPROG的期间内接收到状态S1。反之，若快闪存储器120进入忙碌模式(例如状态S1为“80h”)，则在达到页面编程时间tPROG之后，控制器110会再次发送读取状态命令“70h”至快闪存储器120。相应于读取状态命令，快闪存储器120会提供目前的状态S2至控制器110，即快闪存储器120会回报状态给控制器110。于是，控制器110便可检测快闪存储器120的编程操作是否成功，即检测快闪存本文档来自技高网...

【技术保护点】
一种数据储存装置，包括：一快闪存储器，包括一存储器阵列；以及一控制器，用以对上述快闪记忆进行一编程操作；其中当上述控制器发送上述编程操作的一编程命令至上述快闪存储器之后，上述控制器在达到上述快闪存储器的一页面编程时间之前发送一第一读取状态命令至上述快闪存储器，并根据上述快闪存储器所回报的一第一存储器状态，判断上述快闪存储器是否执行上述编程操作。

【技术特征摘要】
2015.10.23 TW 1041348201.一种数据储存装置，包括：一快闪存储器，包括一存储器阵列；以及一控制器，用以对上述快闪记忆进行一编程操作；其中当上述控制器发送上述编程操作的一编程命令至上述快闪存储器之后，上述控制器在达到上述快闪存储器的一页面编程时间之前发送一第一读取状态命令至上述快闪存储器，并根据上述快闪存储器所回报的一第一存储器状态，判断上述快闪存储器是否执行上述编程操作。2.如权利要求1所述的数据储存装置，其特征在于，当上述第一存储器状态指示上述快闪存储器为闲置时，上述控制器判断上述快闪存储器未执行上述编程操作。3.如权利要求2所述的数据储存装置，其特征在于，当上述快闪存储器为闲置时，上述快闪存储器所回报的上述存储器状态为E0h。4.如权利要求1所述的数据储存装置，其特征在于，当上述第一存储器状态指示上述快闪存储器为忙碌时，上述控制器判断上述快闪存储器正执行上述编程操作。5.如权利要求4所述的数据储存装置，其特征在于，当上述快闪存储器为忙碌时，上述快闪存储器所回报的上述存储器状态为80h。6.如权利要求1所述的数据储存装置，其特征在于，当上述控制器判断上述快闪存储器执行上述编程操作时，在超过上述快闪存储器的上述页面编程时间之后，上述控制器发送一第二读取状态命令至上述快闪存储器，并根据上述快闪存储器所回报的一第二存储器状态，判断上述编程操作是否成功。7.如权利要求6所述的数据储存装置，其特征在于，当上述第二存储器状态为E0h时，上述控制器判断上述编程操作为成功。8.如权利要求6所述的之数据储存装置，其特征在于，当上述第二存储器状态为E1h时，上述控制器判断上述编程操作为失败。9.如权利要求1所述的数据储存装置，其特征在于，在发送上述编程命令之前，上述控制器更依序发送一序列数据输入命令、一编程地址以及一编程数据至上述快闪存储器。10.如权利要求9所述的数据储存装置，其特征在于，在上述编程操作的期间时，上述快闪存储器相应于上述编程命令而根据上述编程地址将上述编程数据储存至上述存储器阵列。11.一种检测方法，用以检测一快闪存储器的一编程操...

【专利技术属性】
技术研发人员：萧力硕，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71