本发明专利技术的实施例提出一种存取快闪存储器中储存单元的方法，由仲裁单元执行，包含下列步骤。以第一批次传送数据至每一储存单元存取接口所连接的第一储存单元后，发送写入命令给每一第一储存单元，使得第一储存单元开始写入作业。于第一储存单元的写入作业期间，以第二批次传送数据至每一储存单元存取接口所连接的第二储存单元。
【技术实现步骤摘要】
存取快闪存储器中储存单元的方法以及使用该方法的装置
本专利技术关连于一种快闪存储器装置，特别是一种存取快闪存储器中储存单元的方法以及使用该方法的装置。
技术介绍
快闪存储器(flash memory)中的记忆单元(memory cells)可能于多次的存取后失效。此外，也可能于生产过程中，会因为粉尘或是光罩问题，使得储存单元中的一整列(column)的数据都无法正确存取。因此，本专利技术提出一种存取快闪记忆单元的方法以及使用该方法的装置，用以保护快闪存储器中储存的数据。
技术实现思路
本专利技术的实施例提出一种存取快闪存储器中储存单元的方法，由仲裁单元执行，包含下列步骤。以第一批次传送数据至每一储存单元存取接口所连接的第一储存单元后，发送写入命令给每一第一储存单元，使得第一储存单元开始写入作业。于第一储存单元的写入作业期间，以第二批次传送数据至每一储存单元存取接口所连接的第二储存单元。 本专利技术的实施例提出一种存取快闪存储器中的储存单元的装置，包含多个储存单元存取接口以及仲裁单元。仲裁单元耦接至储存单元存取接口，以第一批次传送数据至每一储存单元存取接口所连接的第一储存单元后，发送写入命令给每一第一储存单元，使得第一储存单元开始写入作业；以及于第一储存单元的写入作业期间，以第二批次传送数据至每一储存单元存取接口所连接的第二储存单元。 【附图说明】 图1是依据本专利技术实施例的快闪存储器中的储存单元示意图。 图2是依据本专利技术实施例的快闪存储器的系统架构示意图。 图3是依据本专利技术实施例的快闪存储器的存取接口示意图。 图4是依据本专利技术实施例的逻辑数据储存示意图。 图5A是依据本专利技术实施例应用于每一区段的数据储存示意图。 图5B是依据本专利技术实施例的二维错误修正码示意图。 图6是依据本专利技术实施例的用以执行写入作业的系统方块图。 图7A及7B是依据本专利技术实施例的执行于处理单元中的数据写入方法流程图。 图8是依据本专利技术实施例的执行于储存单元存取接口中的数据写入方法流程图。 图9是依据本专利技术实施例的用以执行读取作业的系统方块图。 图10是依据本专利技术实施例的执行于区段解码单元中的数据读取方法流程图。 图11是依据本专利技术实施例的执行于处理单元中的数据读取方法流程图。 图12是依据本专利技术实施例的用以执行写入作业的系统方块图。 图13是依据本专利技术实施例的一个储存单元中的三层式单元区块的示意图。 图14是依据本专利技术实施例的执行于处理单元中的写入方法流程图。 图15是依据本专利技术实施例的执行于处理单元中的写入方法流程图。 图16A是依据本专利技术实施例的众多单层式单元的临界电压分布示意图。 图16B是依据本专利技术实施例的众多多层式单元的临界电压分布示意图。 图16C是依据本专利技术实施例的众多三层式单元的临界电压分布示意图。 图17A至17C是显示依据本专利技术实施例的经三次写入操作后的一个字线上的众多单层式单元的临界电压分布示意图。 图18A是依据本专利技术实施例的使用RS(48，45)垂直错误修正码的独立磁盘冗余阵列群组的数据摆放示意图。 图18B是依据本专利技术实施例的使用RS(96，93)垂直错误修正码的独立磁盘冗余阵列群组的数据摆放示意图。 图19A至19B是依据本专利技术实施例的数据写入时序图。 图20A至20D是依据本专利技术实施例的执行于处理单元中的写入数据方法流程图。 图21是依据本专利技术实施例的字线写入顺序示意图。 【具体实施方式】 本专利技术实施例提出一种存取快闪存储器中储存单元的方法以及使用该方法的装置，用以编码即将储存至储存单元的数据，以及解码从储存单元中读取的数据。图1是依据本专利技术实施例的快闪存储器中的储存单元示意图。储存单元10包含由MxN个存储器单元(memory cells)组成的阵列(array) 110,而每一个存储器单元储存至少一个比特(bit)的信息。快闪存储器可以是N0R型快闪存储器(NOR flash memory)、NAND型快闪存储器，或其他种类的快闪存储器。为了正确存取信息，行解码单元120用以选择存储器单元阵列110中指定的行，而列编码单元130用以选择指定行中一定数量的比特组的数据作为输出。地址单元140提供行信息给行解码器120，其中定义了选择存储器单元阵列110中的那些行。相似地，列解码器130则根据地址单元140提供的列信息，选择存储器单元阵列110的指定行中一定数量的列进行读取或写入操作。行可称为字线(wordline)，列可称为位线(bitline)。数据缓存器(data buffer) 150可处存从存储器单元阵列110读取出的数据，或欲写入存储器单元阵列110中的数据。存储器单元可为单层式单元(single-levelcells, SLCs)、多层式单兀(mult1-level cells, MLCs)或三层式单兀(triple-levelcells, TLCs)。 一个单层式单元中可表示两个状态，其中之一为于浮栅(floating gate)中拥有零电荷(zero charge)以及抹除后尚未写入的状态(通常定义为”1”的状态)，而另一则为于浮栅中拥有一些数量的负电荷(negative charge)的状态(通常定义为” 0”的状态)。拥有负电荷的栅会让此单元中的晶体管的临界电压(threshold voltage)增加，亦即是当施加此电压至晶体管的控制栅(control gate)时可造成晶体管导通。一种可行的读取储存比特方式为检查此单元中的临界电压。如果此临界电压处于较高的状态，则比特值为” 0 ”。如果此临界电压处于较低的状态，则比特值为”1”。图16A是依据本专利技术实施例的众多单层式单元的临界电压分布示意图。因为快闪存储器中的存储器单元间的特性及操作结果并不会完全一致(例如，因为杂质浓度的微小变异或硅结构上的缺陷)，虽然使用相同的写入作业至所有的存储器单元，却不能让所有的存储器单元拥有完全一致的临界电压。因此，临界电压的分布如图16A所示。状态”1”的单层式单元通常拥有负临界电压，使得大部分的单元拥有接近于左峰的中心电压，而少部分的单元则拥有较高或较低于左峰中心电压的临界电压。相似地，状态”0”的单层式单元通常拥有正临界电压，使得大部分的单元拥有接近于右峰的中心电压，而少部分的单元拥有较高或较低于右峰中心电压的临界电压。 虽然多层式单元从字面上表示为拥有多于二个电压位准的状态，也就是，每个单元可表示多于一个比特的信息，但目前大多的多层式单元只表示二个比特的信息，从而提供如下所示的范例。单一个多层式单元使用四个不同状态中的一者来储存二个比特的信息，其中的一个比特称为最低比特(Least Significant Bit, LSB),另一个比特则称为最高比特(Most Significant Bit, MSB)。由于一个存储器单元的状态使用临界电压来表示，多层式单元的临界电压会有四个不同的有效区间。图16B是依据本专利技术实施例的众多多层式单元的临界电压分布示意图。预期的分布拥有四个峰，每一者相应于一个状态。相似地，单一个三层式单元使用八个不同状态中的一者来储存三个比特的信息，其中的一个比特称为最低比特，另一个比本文档来自技高网...
【技术保护点】
一种存取快闪存储器中储存单元的方法，由一仲裁单元执行，包含：以一第一批次传送数据至每一储存单元存取接口所连接的一第一储存单元后，发送一写入命令给每一上述第一储存单元，使得上述第一储存单元开始写入作业；以及于上述第一储存单元的写入作业期间，以一第二批次传送数据至每一上述储存单元存取接口所连接的一第二储存单元。
【技术特征摘要】
2013.12.27 TW 102148611;2013.08.23 US 61/869,5611.一种存取快闪存储器中储存单元的方法，由一仲裁单元执行，包含: 以一第一批次传送数据至每一储存单元存取接口所连接的一第一储存单元后，发送一写入命令给每一上述第一储存单元，使得上述第一储存单元开始写入作业；以及 于上述第一储存单元的写入作业期间，以一第二批次传送数据至每一上述储存单元存取接口所连接的一第二储存单元。2.如权利要求1所述的存取快闪存储器中储存单元的方法，其特征在于，上述第一储存单元以及上述第二储存单元中的一者包含多个单层式单元或三层式单元。3.如权利要求1所述的存取快闪存储器中储存单元的方法，其特征在于，传送至上述第一储存单元或上述第二储存单元中的上述数据中包含一讯息或一垂直错误修正码。4.如权利要求3所述的存取快闪存储器中储存单元的方法，其特征在于，每一上述储存单元存取接口依据上述讯息或上述垂直错误修正码产生一水平错误修正码，并且将上述讯息以及关联于上述讯息的上述水平错误修正码，或上述垂直错误修正码以及关联于上述垂直错误修正码的上述水平错误修正码写入至上述第一储存单元或上述第二储存单元。5.如权利要求4所述的存取快闪存储器中储存单元的方法，其特征在于，上述讯息、上述垂直错误修正码以及上述水平错误修正码形成一独立磁盘冗余阵列群组。6.如权利要求1所述的存取快闪存储器中储存单元的方法，其特征在于，当上述第一储存单元或上述第二储存单元接收到上述写入命令后，进入忙碌状态用以将上述数据写入至一字线上的存储器单元。7.如权利要求1所述的存取快闪存储器中储存单元的方法，其特征在于，传送至上述第一储存单元中的一者的上述数据中包含一讯息，以及传送至上述第二储存单元中的一者的上述数据中包含一垂直错误修正码。8.如权利要求7所述的存取快闪存储器中储存单元的方法，其特征在于，上述第一储存单元以及上述第二储存单元实施于不同的管芯上。9.如权利要求1所述的存取快闪存储器中储存单元的方法，其特征在于，上述第一储存单元以及上述...
【专利技术属性】
技术研发人员：杨宗杰，沈扬智，许胜一，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。