在静态随机存取存储器重置操作期间用于对静态随机存取存储器位单元加电压或电流偏压的电路及相关系统及方法技术方案

本发明专利技术揭示在静态随机存取存储器SRAM重置操作期间用于电压或电流偏压SRAM位单元的电路。还揭示相关系统及方法。为了在单个重置操作中重置多个SRAM位单元，偏压电路经设置且耦合到所述多个SRAM位单元。偏压电路经配置以在提供到SRAM位单元的功率骤降到在操作功率电平以下的骤降功率电平之后在重置操作期间将电压或电流偏压施加到SRAM位单元。在SRAM位单元的功率恢复到操作功率电平时施加偏压，由此迫使所述SRAM位单元进入所要状态。以此方式，在无需来自重置电路的增强的驱动强度的情况下且在无需提供专用SRAM位单元的情况下，SRAM位单元可在单个重置操作中得以重置。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】在静态随机存取存储器重置操作期间用于对静态随机存取存储器位单元加电压或电流偏压的电路及相关系统及方法优先权主张本申请案主张2013年7月30日申请且题为“在静态随机存取存储器重置操作期间用于对静态随机存取存储器位单元加偏压的电路以及相关系统和方法(CIRCUITSFOR BIASING STATIC RANDOM ACCESS MEMORY(SRAM)BITCELLS DURING SRAM RESETOPERAT1NS, AND RELATED SYSTEMS AND METHODS) ” 的第 61/859，998 号美国临时专利申请案的优先权，所述美国临时专利申请案的全部内容以引用的方式并入本文中。本申请案还主张2013年10月28日申请且题为“在静态随机存取存储器重置操作期间用于对静态随机存取存储器位单元加电压或电流偏压的电路以及相关系统和方法(CIRCUITS FOR VOLTAGE OR CURRENT BIASING STATIC RANDOM ACCESS MEMORY(SRAM)BI TCELLS DURING SRAM RESET OPERAT1NS, AND RELATED SYSTEMS AND METHODS) ” 的第14/064，297号美国专利申请案的优先权，所述美国专利申请案的全部内容以引用的方式并入本文中。
本专利技术的技术涉及静态随机存取存储器(SRAM)位单元及SRAM位单元的重置。
技术介绍
存储器单元为计算机数据存储的基础建置块，也称为“存储器”。计算机系统可从存储器读取数据或将数据写入到存储器。存在不同类型的存储器。举例来说，一种类型的存储器为静态随机存取存储器(SRAM)。作为实例，SRAM可在中央处理单元(CPU)系统中用作高速缓冲存储器。SRAM高速缓冲存储器可包括标签阵列及数据阵列。作为来自CPU的存储器存取请求的部分，标签阵列接收存储器地址。存储器地址的部分作为标签存储于标签阵列中，且存储器地址的剩余部分用以对位置编索引。每一标签输入项在数据阵列中具有一或多个相应的输入项。标签阵列中的输入项可为有效的或无效的。标签在以下情况下将为有效的:存储于SRAM高速缓冲存储器的数据阵列中的对应于所述标签的数据输入项中的数据为有效的。在有效标签的状况下，与从较高层级存储器存取相对比，针对存储器存取请求的数据可从SRAM高速缓冲存储器中的数据阵列直接存取。如果作为存储器存取请求的部分所存取的标签为无效的，则存储于SRAM高速缓冲存储器的数据阵列的对应于所述标签的数据输入项中的数据被认为无效。举例来说，数据阵列中对应于无效标签的数据可能不会更新为与存储于较高存储器中的存储器存取请求的存储器地址处的数据相干。为了指示SRAM高速缓冲存储器中的标签为有效的或无效的，可在SRAM高速缓冲存储器中设置有效位。有效位可包括单个SRAM位单元。可在SRAM高速缓冲存储器的列上设置多个有效位，其中每一有效位对应于SRAM高速缓冲存储器中的行。有效位的值或状态可设定为逻辑高(“1”)以指示标签为有效的，且设定为逻辑低(“0”)以指示标签为无效的，或反之亦然。当对应于存储器存取请求的存储器地址的有效位在标签阵列中无效时通过SRAM高速缓冲存储器产生缓存未命中，以防止数据阵列中的无效数据用以满足存储器存取请求。在含有SRAM高速缓冲存储器的装置的操作期间，SRAM高速缓冲存储器中的有效位将在逻辑一(“1”)或逻辑零(“0”)的随机未知状态(即，未知的电荷电平)下加电。由于有效位将在随机未知状态下加电，因此可能需要执行失效操作以将SRAM高速缓冲存储器的标签阵列中的所有有效位设定或重置为无效状态。以此方式，如果SRAM高速缓冲存储器在用有效数据填充之前经存取，则设定为无效状态的有效位将使得缓存未命中发生。使SRAM高速缓冲存储器的有效位失效的一个方法涉及将每一有效位的状态个别地重置为无效状态。然而，个别地重置有效位中的每一者的有效性状态的此方法为耗时的。在单个重置操作中重置SRAM高速缓冲存储器中的整列有效位的有效状态的另一方法涉及提供有效位作为专用SRAM位单元。专用SRAM位单元包含一或多个额外晶体管。专用SRAM位单元中的额外晶体管中的每一者耦合到电压轨节点及/或接地轨节点。因此，一整列专用SRAM位单元可通过启动用于专用SRAM位单元中的每一者的待耦合到电压轨节点及/或接地轨节点的所有额外晶体管以迫使专用SRAM位单元的值进入无效状态而在单个重置操作中重置。然而，针对有效位提供额外晶体管增大SRAM高速缓冲存储器密度。具有用于失效操作的额外晶体管的专用SRAM位单元由于较小的SRAM几何形状而需要更复杂的制造过程。在维持针对SRAM高速缓冲存储器中的有效位提供单个重置操作的能力的同时避免对提供专用SRAM位单元的需要的一个方式在于提供具有增大的驱动强度的重置电路。重置电路可为将位线驱动到多个SRAM位单元(例如，一列SRAM位单元)的有效性位线驱动器。增大的驱动强度针对有效性位线驱动器提供额外电流容量，以能够在单个重置操作中迫使SRAM高速缓冲存储器中的整列有效位加载到无效状态。然而，在有效性位线驱动器中提供额外驱动强度可增大SRAM高速缓冲存储器中的有效性位线驱动器的大小，由此增大存储器的大小。需要提供单个重置操作的以下能力:在无需提供专用SRAM位单元或增大驱动强度有效性位线驱动器(其中每一者增大SRAM高速缓冲存储器密度)的情况下重置SRAM高速缓冲存储器中的多个有效位。
技术实现思路
在【具体实施方式】中所揭示的实施例包含在静态随机存取存储器(SRAM)重置操作期间用于对SRAM位单元加电压或电流偏压的电路。还揭示相关系统及方法。作为一个非限制性实例，SRAM位单元包含于设置于中央处理单元(CPU)系统中的SRAM高速缓冲存储器中。与个别地重置每一 SRAM位单元的状态的较耗时的方法相对比，可能需要在单个重置操作中将多个SRAM位单元重置为所要状态。举例来说，可能需要在单个重置操作中有效地执行用于使用作高速缓冲存储器中的有效位的多个SRAM位单元无效的重置失效操作。就此而言，在本文所揭示的实施例中，为了在单个重置操作中重置多个SRAM位单元，偏压电路经设置且耦合到多个SRAM位单元。偏压电路经配置以在提供到SRAM位单元的功率骤降到在SRAM位单元的操作功率电平以下的骤降功率电平之后在单个重置操作期间将电压或电流偏压施加到所述多个SRAM位单元中的每一者。骤降SRAM位单元的功率导致骤降SRAM位单元中的电压，从而允许写入操作更容易地发生。在SRAM位单元的功率恢复到操作功率电平时通过偏压电路将电压或电流偏压施加到SRAM位单元，由此迫使SRAM位单元进入所要状态。骤降提供到SRAM位单元的功率允许偏压电路通过比原本在提供到SRAM位单元的功率未骤降且在将操作功率提供到SRAM位单元时偏压电路必须克服存储于SRAM位单元中的电压的情况下所需的驱动强度小的驱动强度来在所述多个SRAM位单元中强加一的状态。以此方式，在无需增大经配置以重置SRAM位单元的状态的重置电路的驱动强度的情况下，可在单个重置操作中重置多个SRAM位单元。即使具有增大的驱动本文档来自技高网...

【技术保护点】
一种用于对静态随机存取存储器SRAM中的多个SRAM位单元执行重置操作的数据输入项有效电路，其包括：功率骤降电路，其经配置以响应于接收到重置输入而将通过电力供应器供应到SRAM中的多个SRAM位单元的功率从操作功率电平骤降到低于所述操作功率电平的骤降功率电平；以及偏压电路，其经配置以响应于接收到所述重置输入而将电压或电流偏压施加到所述多个SRAM位单元；所述功率骤降电路经进一步配置以在通过所述偏压电路将所述电压或电流偏压施加到所述多个SRAM位单元以使得所述多个SRAM位单元重置为所要状态时将通过所述电力供应器供应到所述多个SRAM位单元的所述功率从所述骤降功率电平恢复到所述操作功率电平。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：柴家明，萨坦德拉·库玛·莫亚，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US