本申请公开了一种多晶硅栅极的后处理方法、多晶硅栅极和静态随机存储器。该多晶硅栅极包括形成于衬底中NMOS有源区上的NMOS栅极和形成于PMOS有源区上的PMOS栅极，该后处理方法包括：对NMOS栅极进行碳和/或锗离子掺杂以形成掺杂区，掺杂区的表面与NMOS栅极中靠近NMOS有源区的表面相贴；对形成有掺杂区的NMOS栅极进行N型掺杂；对PMOS栅极进行P型掺杂。上述碳和/或锗离子会占据NMOS栅极中晶格间隙位置，从而提高掺杂区对NMOS栅极中N型离子的横向扩散的阻挡作用，减少进入到PMOS栅极中N型离子，进而减少PMOS栅极中由P型离子引入的空穴和N型离子引入的电子之间发生复合而产生的耗尽区。
【技术实现步骤摘要】
本申请涉及半导体集成电路的
，具体而言，涉及一种多晶硅栅极的后处 理方法、多晶硅栅极和静态随机存储器。
技术介绍
现有半导体器件通常由NM0S晶体管和PM0S晶体管组成。NM0S晶体管和PM0S晶 体管包括设置于衬底中NM0S有源区和PM0S有源区上的多晶硅栅极，以及设置于多晶硅栅 极的两侧的源漏极，其中多晶硅栅极包括形成于衬底中NM0S有源区上的NM0S栅极和形成 于所述衬底中PM0S有源区上的PM0S栅极。目前，通常需要对多晶硅栅极进行后处理（例 如离子注入等），以提高多晶硅栅极的阈值电压，进而提高半导体器件的性能。举例而言，在 静态随机存储器中通常对多晶硅栅极进行离子注入以提高多晶硅栅极的阈值电压，进而提 高静态随机存储器的读写性能。 图1至图3示出了一种对多晶硅栅极进行后处理的方法。该多晶硅栅极包括形成 于NM0S有源区11'上的NM0S栅极21'和形成于PM0S有源区13'上的PM0S栅极23'，该 后处理方法包括以下步骤：首先，对NM0S栅极21'进行磷离子预注入以在NM0S栅极21' 中靠近NM0S有源区11'的一侧形成磷离子掺杂预备区31'，并对形成有磷离子掺杂预备 区31'的NM0S栅极21'进行退火处理，进而形成如图1所示的基体结构；然后，对退火处 理后的NM0S栅极21'进行磷离子注入以在NM0S栅极21'中形成磷离子掺杂区33'，进而 形成如图2所示的基体结构；最后，对PM0S栅极23'进行硼离子注入，并对硼离子注入后 的PM0S栅极23'进行退火处理，以在PM0S栅极23'中形成硼离子掺杂区41'，进而形成 如图3所示的基体结构。 在上述后处理方法中，磷离子掺杂预备区3广中的磷离子会横向扩散进入PM0S 栅极23'，并在PM0S栅极23'靠近PM0S有源区13'的一侧形成磷离子掺杂区33'。在 对PM0S栅极23'进行硼离子注入和退火处理P型离子注入和退火处理之后，由于PM0S栅 极23'中靠近PM0S有源区13'的一侧的硼离子的浓度较低，使得PM0S栅极23'中载流 子包括硼离子掺杂引入的空穴和磷离子掺杂引入的电子发生复合，从而在M0S栅极中靠近 PM0S有源区13'的一侧形成耗尽区43'。该耗尽层会导致多晶硅栅极的阈值电压增大，进 而降低半导体器件的性能，甚至使得半导体器件发生失效。针对上述问题，目前还没有有效 的解决方法。
技术实现思路
本申请旨在提供一种多晶硅栅极的后处理方法、多晶硅栅极和静态随机存储器， 以减少多晶硅栅极中的耗尽区。 为了实现上述目的，本申请提供了一种多晶硅栅极的后处理方法，多晶硅栅极包 括形成于衬底中NM0S有源区上的NM0S栅极和形成于衬底中PM0S有源区上的PM0S栅极， 该后处理方法包括：对NM0S栅极进行碳和/或锗离子掺杂以形成掺杂区，掺杂区的表面与 NMOS栅极中靠近NMOS有源区的表面相贴；对形成有掺杂区的NMOS栅极进行N型掺杂，以 在NM0S栅极中形成N型掺杂区；对PM0S栅极进行P型掺杂，以在PM0S栅极中形成P型掺 杂区。 进一步地，上述后处理方法中，形成掺杂区的步骤包括：对NM0S栅极进行碳和/或 锗离子注入以形成掺杂区。 进一步地，上述后处理方法中，离子注入中注入离子的能量为5~40KeV，注入离 子的剂量为 1X1〇13 ~1Xl〇15atoms/cm2。 进一步地，上述后处理方法中，在形成掺杂区的步骤中形成高度为NMOS栅极的高 度的1/4~2/3的掺杂区。 进一步地，上述后处理方法中，对形成有掺杂区的NM0S栅极进行N型掺杂的步骤 包括：对形成有掺杂区的NM0S栅极进行N型离子预注入；对N型离子预注入后的NM0S栅极 进行退火处理，以在NM0S栅极中靠近NM0S有源区的一侧形成N型掺杂预备区；对退火处理 后的NM0S栅极进行N型离子注入，以形成N型掺杂区。 进一步地，上述后处理方法中，对PM0S栅极进行P型掺杂的步骤包括：对PM0S栅 极进行P型离子注入；对P型离子注入后的PM0S栅极进行退火处理，以形成P型掺杂区。 本申请还提供了一种多晶硅栅极，包括设置于衬底中NM0S有源区上的NM0S栅极 和设置于衬底中PM0S有源区上的PM0S栅极，该多晶硅栅极还包括：掺杂区，设置于NM0S栅 极中，且掺杂区的表面与NM0S栅极中靠近NM0S有源区的表面相贴，掺杂区中的掺杂元素为 碳和/或锗；N型掺杂区，设置于NM0S栅极中；P型掺杂区，设置于PM0S栅极中。 进一步地，上述多晶硅栅极中，掺杂区中掺杂元素的浓度为1X1018~ 1X1020atoms/cm3〇 进一步地，上述多晶硅栅极中，掺杂区的高度为NMOS栅极的高度的1/4~2/3。 本申请还提供了一种静态随机存储器，包括衬底和设置于衬底上的栅极，其中栅 极为本申请上述的多晶硅栅极。 应用本申请的技术方案，在对NM0S栅极进行N型掺杂和对PM0S栅极进行P型掺杂 之前，对NM0S栅极进行碳和/或锗离子掺杂以形成掺杂区。该碳和/或锗离子会占据NM0S 栅极中晶格的间隙位置，使得NMOS栅极中晶格间距变小，从而提高了掺杂区对NMOS栅极中 N型离子的横向扩散的阻挡作用，减少了扩散进入到PM0S栅极中的N型离子，进而减少了 PM0S栅极中由P型离子引入的空穴和N型离子引入的电子之间发生复合而产生的耗尽区， 并进一步降低了器件的阈值电压。【附图说明】 构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示 意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中： 图1示出了现有多晶硅栅极的后处理的方法中，对NM0S栅极进行磷离子预注入和 退火处理后的基体的剖面结构示意图； 图2示出了对图1所示的NM0S栅极进行磷离子注入后的基体的剖面结构示意图； 图3示出了对图2所示的PM0S栅极进行硼离子注入和退火处理后的基体的剖面 结构示意图； 图4示出了本申请实施方式所提供的多晶硅栅极的后处理的方法的流程示意图； 图5示出了本申请实施方式所提供的多晶硅栅极的后处理的方法中，对NM0S栅极 进行碳和/或锗离子掺杂以形成掺杂区后的基体的剖面结构示意图； 图6示出了对图5所示的NM0S栅极进行N型掺杂后的基体的剖面结构示意图； 图6-1示出了对图5所示的NM0S栅极进行N型离子预注入和退火处理后的基体 的剖面结构示意图；以及 图7示出了对PM0S栅极进行P型掺杂后的基体的剖面结构示意图。【具体实施方式】 需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相 互组合。下面将参考附图并结合实施例来详细说明本申请。 需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根 据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式 也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于"包含"和/或"包 括"时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。 为了便于描述，在这里可以使用空间相对术语，如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等，用来描述如在图中所示的一个器件或特征与其他器件或特 征的空间位置关系。应当理解的是，空间相对术本文档来自技高网...
【技术保护点】
一种多晶硅栅极的后处理方法，所述多晶硅栅极包括形成于衬底中NMOS有源区上的NMOS栅极和形成于所述衬底中PMOS有源区上的PMOS栅极，其特征在于，所述后处理方法包括：对所述NMOS栅极进行碳和/或锗离子掺杂以形成掺杂区，所述掺杂区的表面与所述NMOS栅极中靠近所述NMOS有源区的表面相贴；对形成有所述掺杂区的NMOS栅极进行N型掺杂，以在所述NMOS栅极中形成N型掺杂区；对所述PMOS栅极进行P型掺杂，以在所述PMOS栅极中形成P型掺杂区。
【技术特征摘要】
【专利技术属性】
技术研发人员：王昆，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。