MOS器件及工艺方法技术

本发明专利技术公开了一种MOS器件，包含衬底及覆盖在衬底之上的多晶硅栅极，衬底中具有场氧，场氧之间具有轻掺杂源漏区，以及MOS器件的源区及漏区，源区及漏区之间为沟道区，多晶硅栅极和栅氧化层覆盖在沟道区之上，接触孔分别与源区及漏区接触将其引出；所述多晶硅栅极两侧具有双层侧墙，多晶硅栅极上方覆盖金属硅化物，但是在源漏区域不形成金属硅化物。所述的双侧侧墙高度高于金属硅化物。本发明专利技术通过在多晶硅栅极之上形成金属硅化物，降低栅极的方块电阻，提高器件的工作频率，同时在源漏区域不形成金属硅化物，有利于缩小器件的横向尺寸。本发明专利技术还公开了所述MOS器件的工艺方法。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域，特别是指MOS器件，本专利技术还涉及所述MOS器件结构的工艺方法。
技术介绍
目前半导体制造技术中常用的MOS结构如图1所示，图中1为硅衬底，2是场氧或STI，3是栅极(图中省略栅氧化层)，5是轻掺杂源漏，6是侧墙，7是源区及漏区，9是金属硅化物，10是接触孔。该器件的横向最小尺寸(从源极接触孔到漏极接触孔)由以下几个参数共同决定：沟道长度+2倍接触孔到多晶硅栅极的距离+接触孔尺寸。在应用到高频大功率器件时，为减小多晶硅栅极的串联电阻和提高器件的工作频率，需要将方块电阻阻值减小到10欧姆以下。而为了防止源漏与栅极短路，栅极与接触孔间要保持一定距离。因此，器件的结构既要防止短路保证器件的可靠性，又要尽可能地缩小器件的横向尺寸，目前的器件其源区及漏区之上覆盖有金属硅化物，接触孔是与金属硅化物相接触将器件的源漏区引出，对缩小器件的横向尺寸不利。缩小器件的横向尺寸，可以从上述几个参数中的一个或几个为出发点。
技术实现思路
本专利技术所要解决的技术问题是提供一种MOS器件，在不改变器件工作电压的前提下缩小器件的尺寸。本专利技术所要解决的另一技术问题在于提供所述MOS器件的工艺方法。为解决上述问题，本专利技术所述的MOS器件，包含衬底及覆盖在衬底之上的多晶硅栅极，衬底中具有场氧，场氧之间具有轻掺杂源漏区，以及MOS器件的源区及漏区，源区及漏区之间为沟道区，多晶硅栅极和栅氧化层覆盖在沟道区之上，源区及漏区之上不覆盖金属硅化物，接触孔分别与源区及漏区直接接触将其引出。所述多晶硅栅极两侧具有双层侧墙，多晶硅栅极上方覆盖金属硅化物，所述的双层侧墙高度高于金属硅化物。进一步地，所述的双层侧墙材质为氮化硅。为解决上述问题，本专利技术所述的MOS器件的工艺方法，包含如下的步骤：步骤一，在硅衬底上形成场氧，再依次淀积一层氧化硅、多晶硅及第一层氮化硅；步骤二，利用氮化硅做硬掩膜定义图形，刻蚀多晶硅形成多晶硅栅极，再进行轻掺杂漏的注入；步骤三，在整个器件表面淀积第二层氮化硅；步骤四，对第二层氮化硅进行刻蚀形成侧墙；步骤五，离子注入形成源区及漏区；步骤六，在整个器件表面淀积第三层氮化硅；步骤七，去除多晶硅栅极之上的氮化硅；步骤八，在多晶硅栅极上形成金属硅化物；步骤九，形成接触孔，将有源区及栅极引出。进一步地，所述步骤一中，采用化学气相淀积形成多晶硅层。进一步地，所述步骤三中，采用化学气相淀积形成第二层氮化硅。进一步地，所述步骤七中，利用等离子体刻蚀去除多晶硅栅极上方的氮化硅，其他区域的氮化硅保留。本专利技术所述的MOS器件，在多晶硅栅极顶部具有金属硅化物，降低多晶硅的方块电阻，且在栅极两侧形成双层的氮化硅侧墙，而源漏区没有金属硅化物，便于制作紧凑的接触孔，缩小MOS器件的横向尺寸，降低器件的制造成本。附图说明图1是传统MOS器件结构示意图；图2～10是本专利技术MOS器件工艺步骤示意图；图11是本专利技术工艺步骤流程图。附图标记说明1是衬底，2是场氧(或STI)，3是多晶硅栅极，4是第一氮化硅，5是轻掺杂源漏，6是第二氮化硅，7是源漏区，8是第三层氮化硅，9是金属硅化物，10是接触孔。具体实施方式本专利技术所述的MOS器件，如图10所示，包含衬底1及覆盖在衬底1之上的多晶硅栅极3，衬底1中具有场氧2，场氧2之间具有轻掺杂源漏区5，以及MOS器件的源区及漏区7，源区及漏区之间为沟道区，多晶硅栅极3和栅氧化层(图中未示出)覆盖在沟道区之上，源区及漏区之上均不覆盖金属硅化物，接触孔10分别与源区及漏区直接接触将其引出。所述多晶硅栅极3两侧具有双层侧墙，多晶硅栅极3上方覆盖金属硅化物9，所述的双侧侧墙高度高于金属硅化物。双层侧墙材质为氮化硅。本专利技术所述的MOS器件的工艺方法，包含如下的步骤：步骤一，如图2所示，在硅衬底1上形成场氧2，再依次淀积一层氧化硅(作为栅氧化层，本专利技术附图中未示出)、多晶硅3及第一层氮化硅4。采用化学气相淀积形成多晶硅层。步骤二，如图3所示，利用氮化硅4做硬掩膜定义图形，刻蚀多晶硅形成多晶硅栅极3，再进行轻掺杂漏5的注入。步骤三，如图4所示，在整个器件表面采用化学气相淀积形成第二层氮化硅6。步骤四，如图5所示，对第二层氮化硅进行刻蚀形成侧墙。步骤五，如图6所示，离子注入形成源区及漏区7。步骤六，如图7所示，在整个器件表面淀积第三层氮化硅8。步骤七，如图8所示，去除多晶硅栅极3之上的氮化硅4。利用等离子体刻蚀去除多晶硅栅极上方的氮化硅，其他区域的氮化硅保留。步骤八，如图9所示，在多晶硅栅极3上形成金属硅化物9。形成金属硅化物9后，侧墙的高度仍高于金属硅化物9。步骤九，如图10所示，形成接触孔10，将有源区及栅极引出。本专利技术通过栅极顶部氮化硅侧墙的厚度增加接触孔到多晶硅栅极顶部暴露区域的有效距离，并且仅多晶硅栅极之上覆盖金属硅化物，取消源区及漏区之上的金属硅化物，接触孔直接与源区及漏区接触，提高了器件抗ESD的能力。缩小接触孔到多晶硅栅极的距离，从而减小器件尺寸。通过在多晶硅栅极上形成金属硅化物，减小多晶硅栅极的串联电阻，提高器件的工作频率。以上仅为本专利技术的优选实施例，并不用于限定本专利技术。对于本领域的技术人员来说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种MOS器件，包含衬底及覆盖在衬底之上的多晶硅栅极，衬底中具有场氧，场氧之间具有轻掺杂源漏区，以及MOS器件的源区及漏区，源区及漏区之间为沟道区，多晶硅栅极和栅氧化层覆盖在沟道区之上，接触孔分别与源区及漏区接触将其引出；其特征在于：所述多晶硅栅极两侧具有双层侧墙，多晶硅栅极上方覆盖金属硅化物，源漏区域上不形成金属硅化物，所述的双侧侧墙高度高于金属硅化物。

【技术特征摘要】
1.一种MOS器件，包含衬底及覆盖在衬底之上的多晶硅栅极，衬底中具有场氧，场
氧之间具有轻掺杂源漏区，以及MOS器件的源区及漏区，源区及漏区之间为沟道区，多
晶硅栅极和栅氧化层覆盖在沟道区之上，接触孔分别与源区及漏区接触将其引出；其特
征在于：所述多晶硅栅极两侧具有双层侧墙，多晶硅栅极上方覆盖金属硅化物，源漏区
域上不形成金属硅化物，所述的双侧侧墙高度高于金属硅化物。
2.如权利要求1所述的MOS器件，其特征在于：所述的双层侧墙材质为氮化硅。
3.制造如权利要求1所述的MOS器件的工艺方法，其特征在于：包含如下的步骤：
步骤一，在硅衬底上形成场氧，再依次淀积一层氧化硅、多晶硅及第一层氮化硅；
步骤二，利用氮化硅做硬掩膜定义图形，刻蚀多晶硅形成多晶硅栅极，再进行轻掺
杂...

【专利技术属性】
技术研发人员：袁苑，陈瑜，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31