神经元突触电路及神经元电路制造技术

本实用新型专利技术公开了一种神经元突触电路及神经元电路，其中神经元突触电路包括：充电电路，放电电路，以及分别与所述充电电路和所述放电电路连接的MOS电容；所述充电电路和所述放电电路均由多个MOS器件构成，且接入突触前神经元产生的脉冲序列和突触后神经元产生的脉冲序列；所述充电电路被构造为在突触前神经元产生的脉冲序列比突触后神经元产生的脉冲序列先到达时，通过对所述MOS电容进行充电输出使突触权值增加的模拟电压；所述放电电路被构造为在突触前神经元产生的脉冲序列比突触后神经元产生的脉冲序列后到达时，通过对所述MOS电容进行放电输出使突触权值减小的模拟电压。本实用新型专利技术可以减少电路功耗，并提高集成度。

Neuron synapse circuit and neuron circuit

The utility model discloses a synaptic and neuronal circuit circuit, the synapse circuit comprises a charging circuit, a discharge circuit, and is respectively connected with the charging circuit and the discharge circuit of MOS capacitor connected; the charging circuit and the discharge circuit is composed of a plurality of MOS devices, and access to the presynaptic neuron the pulse sequence and the postsynaptic neuron to generate pulse sequence; the charging circuit is configured to generate pulse sequence in the presynaptic neurons generate synaptic than pulse sequence after the first arrived, the analog voltage for charging the output to increase synaptic weights of the MOS capacitor; the discharge circuit is configured to pulse sequences generated in the presynaptic neurons than postsynaptic neurons produce pulse sequence after arrival, according to the MOS discharge capacity Analog voltage with reduced synaptic power output. The utility model can reduce the power consumption of the circuit and improve the integration degree.

【技术实现步骤摘要】

本技术涉及人工神经网络
，尤其涉及神经元突触电路及神经元电路。
技术介绍
人体大脑有数亿神经元，而突触数目更加庞大。因此功耗和集成度是类脑神经芯片最为关注的两个因素。类脑神经芯片无论是从计算速度，学习机制还是功耗，被科学家认为是下一代最有前景技术。由于数字存储技术已经非常成熟，其存储的权值精度高，数据可靠，技术成熟，设计规范，因此在很多方案中突触及神经元电路都是用数字方法实现的。然而，随着人工神经网络的研究深入，传统的采用数字电路实现神经网络算法的缺点越来越明显。现阶段，用以实现所需的乘法和加法运算和非线性变换所需的神经元突触电路规模庞大，功耗和体积巨大，而且在模拟神经网络中需要将突触权值在数字和模拟之间不断地转换，需要大量的D/A和A/D转换器，更是极大地增加了电路的功耗，难以适应发展的需要。
技术实现思路
本技术实施例提供一种神经元突触电路，用以减少神经元突触电路的功耗，并提高集成度，该神经元突触电路包括：充电电路，放电电路，以及分别与所述充电电路和所述放电电路连接的MOS电容；所述充电电路和所述放电电路均由多个MOS器件构成，且接入突触前神经元产生的脉冲序列和突触后神经元产生的脉冲序列；所述充电电路被构造为在突触前神经元产生的脉冲序列比突触后神经元产生的脉冲序列先到达时，通过对所述MOS电容进行充电输出使突触权值增加的模拟电压；所述放电电路被构造为在突触前神经元产生的脉冲序列比突触后神经元产生的脉冲序列后到达时，通过对所述MOS电容进行放电输出使突触权值减小的模拟电压。本技术实施例还提供一种神经元电路，用以减少神经元电路的功耗，并提高集成度，该神经元电路包括：突触前神经元，突触后神经元，上述的神经元突触电路，电压电流转换电路；所述突触前神经元输出端与所述神经元突触电路第一输入端和所述电压电流转换电路第一输入端连接；所述突触后神经元输出端与所述神经元突触电路第二输入端连接；所述神经元突触电路输出端与所述电压电流转换电路第二输入端连接；所述电压电流转换电路输出端与所述突触后神经元输入端连接；所述电压电流转换电路用于将所述神经元突触电路输出的模拟电压转换为相应的电流刺激注入到所述突触后神经元。本技术实施例采用模拟电路实现神经元突触电路，相对于现有数字电路方式而言，结构简单、功耗低、运算速度快，能显著提高神经网络的运算效率；本技术实施例的神经元突触电路可以将突触前神经元的脉冲与突触后神经元的脉冲进行比较，实现基于脉冲时间依赖可塑性(Spike-Timing-DependentPlasticity，STDP)的神经传导学习机制。本技术实施例的神经元电路，也因采用上述神经元突触电路，减少了电路功耗，提高了集成度。附图说明为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：图1为本技术实施例中神经元突触电路的具体实例图；图2为本技术实施例中神经元电路的结构示意图。具体实施方式为使本技术实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本技术实施例做进一步详细说明。在此，本技术的示意性实施例及其说明用于解释本技术，但并不作为对本技术的限定。专利技术人考虑到，如果采用模拟电路实现神经元突触电路，则相对于现有数字电路方式，结构简单、功耗低、运算速度快，能显著提高神经网络的运算效率。因此，在本技术实施例中将模拟突触电路作为模拟神经网络的基本单元之一。在本技术实施例中，同一个突触连接的两个神经元分别称为突触前神经元(PresynapticNeuron)和突触后神经元(PostsynapticNeuron)。神经元突触电路决定着突触前神经元和突触后神经元之间的信号传递机制，本技术实施例的神经元突触电路利用模拟电路实现突触前神经元和突触后神经元之间的STDP传导机制。STDP传导机制是指：如果神经元在接收到其它神经元传递的信息之后自身产生活动，则两神经元之间的联系会加强，即突触权值会增加；如果神经元在接收到其它神经元传递信息之前自身已经产生活动，则两神经元的连接会减弱，即突触权值会减小。本技术实施例中的神经元突触电路可以包括：充电电路，放电电路，以及分别与充电电路和放电电路连接的MOS电容；充电电路和放电电路均由多个MOS器件构成，且接入突触前神经元产生的脉冲序列和突触后神经元产生的脉冲序列；充电电路被构造为在突触前神经元产生的脉冲序列比突触后神经元产生的脉冲序列先到达时，通过对MOS电容进行充电输出使突触权值增加的模拟电压；放电电路被构造为在突触前神经元产生的脉冲序列比突触后神经元产生的脉冲序列后到达时，通过对MOS电容进行放电输出使突触权值减小的模拟电压。由上述实施例可知，本技术实施例的神经元突触电路可以在神经元类脑芯片中用于实现权值存储。该神经元突触电路可以将突触前神经元的脉冲序列与突触后神经元的脉冲序列进行比较，实现基于STDP的神经传导学习机制。该神经元突触电路采用模拟MOS(MetalOxideSemiconductor，金属氧化物半导体)器件实现。在具体的实例中，上述多个MOS器件均工作在亚阈值区域，这样可以降低导通电流和工作电压，进一步减小功耗。在功耗方面，当晶体管工作在亚阈值区域，工作在该区域的晶体管工作电流小，工作电压也小，例如可以使神经元突触电路的工作电压低到0.6V，极大地减小功耗。在具体的实例中，上述MOS电容可以是由NMOS器件漏极与源极短接而形成。当然，本领域技术人员容易理解，也可以根据实际需求采用其它方式形成上述MOS电容。在具体的实例中，充电电路可以包括至少一对由两个MOS器件构成的电流镜，用于控制为MOS电容充电的电流大小；和/或，放电电路可以包括至少一对由两个MOS器件构成的电流镜，用于控制为MOS电容放电的电流大小。下面结合图1的示例说明本技术实施例的神经元突触电路的具体实施。当然，本领域技术人员容易理解，图1所示的具体电路结构仅为实现本技术实施例神经元突触电路的一个具体实例，在具体实施时完全可以将电路中的部分或全部结构单元进行变形，例如可以通过增加或增少晶体管来实现相同的功能，进一步的，比如对于充电电路或放电电路中的电流镜、或MOS电容进行结构上的重新设计，而保持电路的实现原理相同。如图1所示，本例的神经元突触电路由MOS器件组成，其中的充电电路包括：第一MOS器件M1、第二MOS器件M2、第三MOS器件M3、第四MOS器件M4和第五MOS器件M5；放电电路包括：第六MOS器件M6、第七MOS器件M7、第八MOS器件M8、第九MOS器件M9和第十MOS器件M10；这些MOS器件均工作在亚阈值区域，以降低导通电流和工作电压。其中第一MOS器件M1、第四MOS器件M4、第五MOS器件M5、第八MOS器件M8和第九MOS器件M9为PMOS器件，在低电平时导通；第二MOS器件M2、第三MOS器件M3、第六MOS器件M6、第七MOS器件M7和第十MOS器件M10为NMOS器件，在高电平本文档来自技高网...

【技术保护点】
一种神经元突触电路，其特征在于，包括充电电路，放电电路，以及分别与所述充电电路和所述放电电路连接的MOS电容；所述充电电路和所述放电电路均由多个MOS器件构成，且接入突触前神经元产生的脉冲序列和突触后神经元产生的脉冲序列；所述充电电路被构造为在突触前神经元产生的脉冲序列比突触后神经元产生的脉冲序列先到达时，通过对所述MOS电容进行充电输出使突触权值增加的模拟电压；所述放电电路被构造为在突触前神经元产生的脉冲序列比突触后神经元产生的脉冲序列后到达时，通过对所述MOS电容进行放电输出使突触权值减小的模拟电压。

【技术特征摘要】
1.一种神经元突触电路，其特征在于，包括充电电路，放电电路，以及分别与所述充电电路和所述放电电路连接的MOS电容；所述充电电路和所述放电电路均由多个MOS器件构成，且接入突触前神经元产生的脉冲序列和突触后神经元产生的脉冲序列；所述充电电路被构造为在突触前神经元产生的脉冲序列比突触后神经元产生的脉冲序列先到达时，通过对所述MOS电容进行充电输出使突触权值增加的模拟电压；所述放电电路被构造为在突触前神经元产生的脉冲序列比突触后神经元产生的脉冲序列后到达时，通过对所述MOS电容进行放电输出使突触权值减小的模拟电压。2.如权利要求1所述的神经元突触电路，其特征在于，所述多个MOS器件均工作在亚阈值区域。3.如权利要求1所述的神经元突触电路，其特征在于，所述MOS电容是由NMOS器件漏极与源极短接而形成。4.如权利要求1所述的神经元突触电路，其特征在于，所述充电电路包括至少一对由两个MOS器件构成的电流镜，用于控制为所述MOS电容充电的电流大小；和/或，所述放电电路包括至少一对由两个MOS器件构成的电流镜，用于控制为所述MOS电容放电的电流大小。5.如权利要求1至4任一项所述的神经元突触电路，其特征在于，所述充电电路包括：第一MOS器件M1、第二MOS器件M2、第三MOS器件M3、第四MOS器件M4和第五MOS器件M5；所述放电电路包括：第六MOS器件M6、第七MOS器件M7、第八MOS器件M8、第九MOS器件M9和第十MOS器件M10；其中第一MOS器件M1、第四MOS器件M4、第五MOS器件M5、第八MOS器件M8和第九MOS器件M9为PMOS器件；第二MOS器件M2、第三MOS器件M3、第六MOS器件M6、第七MOS器件M7和第十MOS器件M10为NMOS器件；第一MOS器件M1源极接入输入电压VDD，并分别连接第四MOS器件M4源极和第八MOS器件M8源极；第一MOS器件M1漏极连接第二MOS器件M2漏极，并与第一MOS器件M1栅极短接；第一MOS器件M1栅极还连接第四MOS器件M4...

【专利技术属性】
技术研发人员：张金勇，孙宏伟，王磊，
申请(专利权)人：中国科学院深圳先进技术研究院，
类型：新型
国别省市：广东;44