一种沟槽功率MOS器件结构及其制备方法技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种沟槽功率MOS器件结构及其制备方法，通过工艺调整，在高的基区掺杂附近增加保护型源区注入形成源区保护区，从而使器件沟道下移，同样开启电压值时，一方面可以提升基区浓度，另一方面可以使孔掺杂远离沟道区，减少了对开启电压的影响，从而可以使用更浓的孔掺杂降低基区电阻，进而实现三个关键器件参数的性能提升。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种带有沟槽功率MOS器件结构及其制备方法。
技术介绍
随着半导体技术的不断发展，功率MOS晶体管器件以其输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点，逐渐替代双极型器件成为当今功率器件发展的主流。目前，功率MOS管广泛的采用沟槽型结构，随着应用领域要求的不断提高，产品的雪崩击穿能力（EAS）需要不断提高，于是通常通过提高基区掺杂（Db），以降低基区电阻（Rb），从而达到提升EAS能力的目的。为了降低应用驱动电路的功耗，需要产品有较低的导通电阻（Rdson）及一致的开启电压（Vth），而通常通过缩小单位单元格间距的方法，降低导通电阻，及增加孔注入来提升雪崩击穿能力（EAS）。这导致上述的孔掺杂接近器件的沟道区，并且会与器件沟道掺杂相接近甚至超越，而受影响的程度取决于相关沟槽/接触孔工艺，这会直接导致器件的开启电压（Vth）不稳定，性能下降，这是本领域技术人员所不愿意见到的。因此如何找到一种同时兼顾这三个关键器件参数（EAS/Rdson/Vth）的优良的方法成为本领域技术人员致力于研究的方向。
技术实现思路
针对上述存在的问题，本专利技术公开了一种沟槽功率MOS器件结构，包括：第一导电类型重掺杂衬底，所述第一导电类型重掺杂衬底上方分为元胞区和终端区；第一导电类型轻掺杂外延层，设置于所述第一导电类型重掺杂衬底之上；第二导电类型基区掺杂层，设置于所述第一导电类型轻掺杂外延层之上，且所述第二导电类型基区掺杂层中间隔设置有若干第一导电类型源区保护区；若干沟槽，贯穿位于所述第二导电类型基区掺杂层设置于所述第一导电类型轻掺杂外延层中；第二导电类型体区接触区，设置于所述元胞区的相邻所述沟槽之间的第二导电类型基区掺杂层中；其中，所述第二导电类型体区接触区和所述元胞区的沟槽之间通过所述第一导电类型源区保护区隔离。上述的沟槽功率MOS器件结构，其中，所述第一导电类型为N型，所述第二导电类型为P型或所述第一导电类型为P型，所述第二导电类型为N型。上述的沟槽功率MOS器件结构，其中，所述第二导电类型体区接触区与所述第一导电类型源区保护区形成接触。上述的沟槽功率MOS器件结构，其中，所述若干沟槽包括位于所述元胞区的若干元胞区沟槽和位于所述终端区的若干终端区沟槽；其中，所述终端区沟槽的深度大于所述元胞区沟槽的深度。上述的沟槽功率MOS器件结构，其中，所述MOS器件结构还包括：栅氧化层，覆盖所述若干沟槽的底部及其侧壁；多晶硅层，充满所述若干沟槽；介质层，设置于所述多晶硅层和部分所述第二导电类型基区掺杂层之上；接触孔，贯穿所述介质层设置于所述第二导电类型体区接触区中，且所述接触孔中填充有金属。上述的沟槽功率MOS器件结构，其中，所述接触孔和所述元胞区沟槽之间还设置有第一导电类型源区，且所述第一导电类型源区位于所述第二导电类型体区接触区之上。上述的沟槽功率MOS器件结构，其中，部分所述第一导电类型源区保护区覆盖所述终端区沟槽的侧壁外表面。本专利技术还公开了一种沟槽功率MOS器件结构的制备方法，包括如下步骤：提供一具有半导体结构，所述半导体结构包括第一导电类型重掺杂衬底和位于所述第一导电类型重掺杂衬底之上的第一导电类型轻掺杂外延层；于所述第一导电类型轻掺杂外延层之上形成具有沟槽图形的硬掩膜；以所述具有沟槽图形的硬掩膜为掩膜向所述第一导电类型轻掺杂外延层中注入第一导电类型离子，以于所述第一导电类型轻掺杂外延层中形成若干第一导电类型源区保护区；继续以所述具有沟槽图形的硬掩膜为掩膜对所述半导体结构进行沟槽刻蚀工艺，以形成贯穿所述第一导电类型源区保护区并停止在所述第一导电类型轻掺杂外延层中的若干沟槽；以及移除所述硬掩膜后，继续后续的功率MOS器件的制备工艺。上述的沟槽功率MOS器件结构的制备方法，其中，所述第一导电类型为N型，所述第二导电类型为P型或所述第一导电类型为P型，所述第二导电类型为N型。上述的沟槽功率MOS器件结构的制备方法，其中，所述半导体结构包括元胞区和终端区，制备所述若干沟槽包括位于所述元胞区的若干元胞区沟槽和位于所述终端区的若干终端区沟槽；其中，所述终端区沟槽的深度大于所述元胞区沟槽的深度。上述的沟槽功率MOS器件结构的制备方法，其中，所述继续后续的功率MOS器件的制备工艺包括如下步骤：制备栅氧化层覆盖所述若干沟槽底部及其侧壁；制备多晶硅层充满所述若干沟槽；对相邻所述元胞区沟槽之间的区域进行第二导电类型的离子注入以于所述第一导电类型轻掺杂外延层的上部形成第二导电类型基区掺杂区；于相邻所述元胞区沟槽之间的所述第二导电类型基区掺杂区的上部形成第一导电类型源区；于所述半导体结构之上形成介质层；按照从上至下的顺序依次刻蚀所述介质层、所述第一导电类型源区至所述第二导电类型基区掺杂区中停止，以于相邻所述元胞区沟槽之间形成接触孔；通过所述接触孔对所述第二导电类型基区掺杂区进行孔注入工艺，以于所述接触孔底部周围形成第二导电类型体区接触区，且所述第二导电类型体区接触区和所述元胞区沟槽之间通过所述第一导电类型源区保护区隔离于所述接触孔中沉积金属以形成所述功率MOS器件。上述的沟槽功率MOS器件结构的制备方法，其中，所述硬掩膜为氧化物、氮化物以及氧化物形成的叠层结构。上述专利技术具有如下优点或者有益效果：本专利技术公开了一种沟槽功率MOS器件结构及其制备方法，通过工艺调整，在高的基区掺杂附近增加保护型源区注入形成源区保护区，从而使器件沟道下移，同样开启电压值时，一方面可以提升基区浓度，另一方面可以使孔掺杂远离沟道区，减少了对开启电压的影响，从而可以使用更浓的孔掺杂降低基区电阻，进而实现三个关键器件参数（EAS/Rdson/Vth）的性能提升。附图说明通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本专利技术的主旨。图1是本专利技术实施例中沟槽功率MOS器件结构的示意图；图2是本专利技术实施例中制备沟槽功率MOS器件结构的方法流程图；图3～14是本专利技术实施例中制备沟槽功率MOS器件结构的方法流程结构示意图。具体实施方式对于沟槽MOS器件来说，特别是应用上外带感性负载的应用来说，器件需要较好的抗雪崩击穿（EAS，不可恢复）能力，因此需要不断提高基区的掺杂浓度，但基区掺杂同时会导致器件开启电压的提高，为了保持器件开启电压不致过高，可以通过孔注入剂量提升来实现。但是传统的结构会导致在提高孔注入的时候，影响沟道浓度，导致器件开启电压不稳定。针对上述问题，本专利技术提出的结构通过增加源区保护区，消耗了高浓度的沟道区，同时隔离了孔注入对沟道的影响，因此能使用更高的基区注入浓度，同时也可以使用更高的孔注入，两方面降低基区电阻，从而提升器件的雪崩击穿（EAS）能力。另一方面，由于沟道长度的缩短，器件的导通电阻得以降低。下面结合附图和具体的实施例对本专利技术作进一步的说明，但是不作为本专利技术的限定。实施例一：如图1所示，本实施例涉及一种沟槽功率MOS器件结构，该沟槽功率MOS器件结构包括上方分为元胞区和终端区的第一导电类型重掺杂衬底100、设置于第一导电类型重本文档来自技高网...

【技术保护点】
一种沟槽功率MOS器件结构，其特征在于，包括：第一导电类型重掺杂衬底，所述第一导电类型重掺杂衬底上方分为元胞区和终端区；第一导电类型轻掺杂外延层，设置于所述第一导电类型重掺杂衬底之上；第二导电类型基区掺杂层，设置于所述第一导电类型轻掺杂外延层之上，且所述第二导电类型基区掺杂层中间隔设置有若干第一导电类型源区保护区；若干沟槽，贯穿所述第二导电类型基区掺杂层设置于所述第一导电类型轻掺杂外延层中；第二导电类型体区接触区，设置于所述元胞区的相邻所述沟槽之间的第二导电类型基区掺杂层中；其中，所述第二导电类型体区接触区和所述元胞区的沟槽之间通过所述第一导电类型源区保护区隔离。

【技术特征摘要】
1.一种沟槽功率MOS器件结构，其特征在于，包括：第一导电类型重掺杂衬底，所述第一导电类型重掺杂衬底上方分为元胞区和终端区；第一导电类型轻掺杂外延层，设置于所述第一导电类型重掺杂衬底之上；第二导电类型基区掺杂层，设置于所述第一导电类型轻掺杂外延层之上，且所述第二导电类型基区掺杂层中间隔设置有若干第一导电类型源区保护区；若干沟槽，贯穿所述第二导电类型基区掺杂层设置于所述第一导电类型轻掺杂外延层中；第二导电类型体区接触区，设置于所述元胞区的相邻所述沟槽之间的第二导电类型基区掺杂层中；其中，所述第二导电类型体区接触区和所述元胞区的沟槽之间通过所述第一导电类型源区保护区隔离。2.如权利要求1所述的沟槽功率MOS器件结构，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型或所述第一导电类型为P型，所述第二导电类型为N型。3.如权利要求1所述的沟槽功率MOS器件结构，其特征在于，所述第二导电类型体区接触区与所述第一导电类型源区保护区形成接触。4.如权利要求1所述的沟槽功率MOS器件结构，其特征在于，所述若干沟槽包括位于所述元胞区的若干元胞区沟槽和位于所述终端区的若干终端区沟槽；其中，所述终端区沟槽的深度大于所述元胞区沟槽的深度。5.如权利要求4所述的沟槽功率MOS器件结构，其特征在于，所述MOS器件结构还包括：栅氧化层，覆盖所述若干沟槽的底部及其侧壁；多晶硅层，充满所述若干沟槽；介质层，设置于所述多晶硅层和部分所述第二导电类型基区掺杂层之上；接触孔，贯穿所述介质层设置于所述第二导电类型体区接触区中，且所述接触孔中填充有金属。6.如权利要求5所述的沟槽功率MOS器件结构，其特征在于，所述接触孔和所述元胞区沟槽之间还设置有第一导电类型源区，且所述第一导电类型源区位于所述第二导电类型体区接触区之上。7.如权利要求5所述的沟槽功率MOS器件结构，其特征在于，部分所述第一导电类型源区保护区覆盖所述终端区沟槽的侧壁外表面。8.一种沟槽功率MOS器件结构的制备方法，其特征在于，包括如下步骤：提供一具有半导体结构，所述半导体结构包括第一导电类型重掺杂衬底和位于所述第一导电类型重掺...

【专利技术属性】
技术研发人员：蒋正洋，
申请(专利权)人：中航重庆微电子有限公司，
类型：发明
国别省市：重庆;50