屏蔽栅沟槽功率器件及其制造方法技术

本发明专利技术公开了一种屏蔽栅沟槽功率器件，栅极结构的多晶硅栅形成于深沟槽顶部侧面，两侧的多晶硅栅之间形成有第二介质层且该第二介质层深入到多晶硅栅的底部，源极多晶硅形成于第二介质层的底部，在源极多晶硅和深沟槽的侧面和底部表面之间隔离有底部介质层。第二介质层实现源极多晶硅和多晶硅栅之间的隔离，能减少源极多晶硅和多晶硅栅之间的寄生电容。本发明专利技术还公开了一种屏蔽栅沟槽功率器件的制造方法。本发明专利技术能降低器件的栅源寄生电容，改善器件的输入电容并提高器件的性能。

Shielded grid trench power device and manufacturing method thereof

The invention discloses a shielded gate trench power devices, polysilicon gate gate structure is formed on the top side of the deep trench, a second dielectric layer and the second dielectric layer into the polysilicon gate is formed between the bottom of the polysilicon gate on both sides of the source of polysilicon is formed on the second dielectric layer at the bottom of the bottom dielectric layer isolation between the source of polysilicon and deep groove side and bottom surface. The second dielectric layer achieves isolation between the source polysilicon and the polysilicon gate, thereby reducing parasitic capacitances between the source polysilicon and the polysilicon gate. The invention also discloses a method for manufacturing a shielding grid trench power device. The invention can reduce the grid source parasitic capacitance of the device, improve the input capacitance of the device and improve the performance of the device.

【技术实现步骤摘要】
屏蔽栅沟槽功率器件及其制造方法
本专利技术涉及一种半导体集成电路制造方法，特别是涉及一种屏蔽栅(ShieldGateTrench，SGT)沟槽功率器件；本专利技术还涉及一种屏蔽栅沟槽功率器件的制造方法。
技术介绍
如图1A至图1N所示，是现有屏蔽栅沟槽功率器件的制造方法各步骤中的器件结构示意图；这种方法是采用自下而上的方法形成具有屏蔽栅的深沟槽分离侧栅结构，包括如下步骤：步骤一、如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表面形成硬质掩模层102，硬质掩模层102能采用氧化层，或采用氧化层加氮化层。如图1B所示，之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模层102为掩模对半导体衬底101进行刻蚀形成深沟槽103。步骤二、如图1C所示，在深沟槽103的侧面和底部表面形成氧化层104。步骤三、如图1D所示，在所述深沟槽103中填充源极多晶硅105，该源极多晶硅105即为源极多晶硅，源极多晶硅105一般和源极相连，用于形成屏蔽栅。步骤四、如图1E所示，对源极多晶硅105进行回刻，该回刻将深沟槽103外的源极多晶硅105都去除，深沟槽103内的源极多晶硅105顶部和半导体衬底101相平。如图1F所示，将深沟槽103顶部区域的氧化层104去除。步骤五、如图1G所示，进行热氧化工艺同时形成栅氧化层106a和多晶硅间隔离介质层106b。如图1H所示，形成多晶硅栅107，多晶硅栅107即为深沟槽栅。如图1I所示，对多晶硅栅107进行回刻，回刻后的多晶硅栅107仅位于深沟槽103顶部的源极多晶硅105两侧；由此可知，同一深沟槽103的两侧面之间的多晶硅栅107呈分离结构，为了和完全填充于深沟槽顶部的多晶硅栅组成的深沟槽栅相区别，将这种形成于深沟槽侧壁的具有分离式结构的深沟槽栅称为深沟槽分离侧栅。步骤六、如图1I所示，形成阱区108，源区109。如图1J所示，形成层间膜110，接触孔，标记111a所对应的接触孔对应于未填充金属之前的结构。较佳为，在刻蚀形成接触孔111a之后，还需要在源区109顶部所对应的接触孔111a的底部形成阱区接触区。如图1K所示，之后在接触孔111a中填充金属，填充金属后的接触孔用标记111标示。如图1L所示，形成正面金属层112。如图1M所示，采用光刻刻蚀工艺对正面金属层112进行图形化分别形成源极和栅极，其中源极通过接触孔和底部的源区109、阱区接触区109以及源极多晶硅105接触，栅极通过接触孔和多晶硅栅107接触。如图1N所示，之后形成在半导体衬底101的背面形成漏区和背面金属层113，由背面金属层113组成漏极。现有方法中，多晶硅栅107的一个侧面通过栅氧化层106a和阱区108隔离，阱区108的被多晶硅栅107侧面覆盖的表面用于形成沟道。由图1N所示可知，上述现有方法形成的多晶硅栅107仅位于深沟槽顶部的侧壁，这种具有侧壁多晶硅结构的垂直器件能够增加工作电流；同时源极多晶硅105填充于整个深沟槽中，源极多晶硅105能形成良好的屏蔽，具有较小的底部电容，从而能减少源漏或栅漏的输入电容，提高频率特性。但是，如图1N所示的现有器件结构，该器件具有较大的栅源寄生电容(Cgs)，Cgs主要由两部分组成，即图1N中虚线圈114所对应Cgs1和虚线圈115所对应Cgs2，Cgs1和Cgs2并联形成Cgs。其中，Cgs1是所述多晶硅栅107和通过所述栅氧化层106a和连接源极的阱区108和源区109形成的栅源寄生电容即第一部分栅源寄生电容；Cgs2是所述多晶硅栅107和通过所述多晶硅间隔离介质层106b和连接源极的源极多晶硅105形成的栅源寄生电容即第二部分栅源寄生电容；由图1N所示可知，所述多晶硅间隔离介质层106b和所述栅氧化层106a同时形成，故都具有较薄的厚度；同时，所述多晶硅栅107和所述源极多晶硅105的交叠区域较大，该交叠区域和所述多晶硅栅107和阱区108和源区109的交叠区域相当，基本上所述多晶硅栅107的第一侧面都和阱区108和源区109的交叠、所述多晶硅栅107的第二侧面都和所述源极多晶硅105的交叠；较薄的所述多晶硅间隔离介质层106b和所述栅氧化层106a的厚度以及较大的交叠面积，使得Cgs1和Cgs2都具有较大的值，两者并联的Cgs的值为Cgs1和Cgs2的和，故Cgs的值也较大，因此如何降低Cgs是本申请关注的问题。
技术实现思路
本专利技术所要解决的技术问题是提供一种屏蔽栅沟槽功率器件，能降低器件的栅源寄生电容，从改善器件的输入电容并提高器件的性能。为此，本专利技术还提供一种屏蔽栅沟槽功率器件的制造方法。为解决上述技术问题，本专利技术提供的屏蔽栅沟槽功率器件的栅极结构包括：形成于半导体衬底中的深沟槽，在所述深沟槽的底部表面和侧面形成有底部介质层。在所述底部介质层顶部的所述深沟槽的侧面依次形成有栅介质层和多晶硅栅；所述底部介质层未将所述深沟槽完全填充，令所述深沟槽中所述底部介质层所围区域为底部沟槽以及所述多晶硅栅所围区域为顶部沟槽。所述栅介质层和所述多晶硅栅的叠加宽度小于底部的所述底部介质层的宽度，所述顶部沟槽的宽度大于所述底部沟槽的宽度。在所述底部沟槽中填充有源极多晶硅，所述源极多晶硅的顶部表面低于所述底部沟槽的顶部表面；第二介质层完全填充在所述源极多晶硅顶部的所述底部沟槽以及所述顶部沟槽中，所述第二介质层实现所述源极多晶硅以及所述多晶硅栅之间的隔离。通过所述第二介质层减少所述源极多晶硅和所述多晶硅栅之间的寄生电容；所述第二介质层深入到所述底部沟槽中的深度越深所述源极多晶硅和所述多晶硅栅之间的寄生电容越小，所述第二介质层的宽度越大所述源极多晶硅和所述多晶硅栅之间的寄生电容越小。进一步的改进是，所述半导体衬底为第一导电类型掺杂，在所述半导体衬底表面形成有第二导电类型的阱区，被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。在所述阱区表面形成有第一导电类型重掺杂的源区。在所述半导体衬底的正面还形成有层间膜、接触孔和正面金属层，源极和栅极由对所述正面金属层进行光刻刻蚀形成，所述源极通过接触孔和所述源区以及所述源极多晶硅接触，所述栅极通过接触孔和所述多晶硅栅接触。漏区由形成于减薄后的所述半导体衬底背面的第一导电类型重掺杂区组成，在所述漏区的背面形成背面金属层作为漏极。进一步的改进是，所述底部介质层为氧化层，所述第二介质层为氧化层，所述栅介质层为氧化层。进一步的改进是，所述第二介质层由所述层间膜组成。进一步的改进是，在和所述源区相接触的接触孔的底部形成有第二导电类型重掺杂的阱区接触区。进一步的改进是，屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。进一步的改进是，所述半导体衬底为硅衬底。为解决上述技术问题，本专利技术提供的屏蔽栅沟槽功率器件的制造方法的栅极结构采用如下步骤形成：步骤一、提供一半导体衬底，采用光刻刻蚀工艺在所述半导体衬底中形成深沟槽。步骤二、在所述深沟槽的底部表面和侧面形成底部介质层；所述底部介质层未将所述深沟槽完全填充。步骤三、进行多晶硅淀积形成第一多晶硅层将形成有所述底部介本文档来自技高网...

【技术保护点】
一种屏蔽栅沟槽功率器件，其特征在于，栅极结构包括：形成于半导体衬底中的深沟槽，在所述深沟槽的底部表面和侧面形成有底部介质层；在所述底部介质层顶部的所述深沟槽的侧面依次形成有栅介质层和多晶硅栅；所述底部介质层未将所述深沟槽完全填充，令所述深沟槽中所述底部介质层所围区域为底部沟槽以及所述多晶硅栅所围区域为顶部沟槽；所述栅介质层和所述多晶硅栅的叠加宽度小于底部的所述底部介质层的宽度，所述顶部沟槽的宽度大于所述底部沟槽的宽度；在所述底部沟槽中填充有源极多晶硅，所述源极多晶硅的顶部表面低于所述底部沟槽的顶部表面；第二介质层完全填充在所述源极多晶硅顶部的所述底部沟槽以及所述顶部沟槽中，所述第二介质层实现所述源极多晶硅以及所述多晶硅栅之间的隔离；通过所述第二介质层减少所述源极多晶硅和所述多晶硅栅之间的寄生电容；所述第二介质层深入到所述底部沟槽中的深度越深所述源极多晶硅和所述多晶硅栅之间的寄生电容越小，所述第二介质层的宽度越大所述源极多晶硅和所述多晶硅栅之间的寄生电容越小。

【技术特征摘要】
1.一种屏蔽栅沟槽功率器件，其特征在于，栅极结构包括：形成于半导体衬底中的深沟槽，在所述深沟槽的底部表面和侧面形成有底部介质层；在所述底部介质层顶部的所述深沟槽的侧面依次形成有栅介质层和多晶硅栅；所述底部介质层未将所述深沟槽完全填充，令所述深沟槽中所述底部介质层所围区域为底部沟槽以及所述多晶硅栅所围区域为顶部沟槽；所述栅介质层和所述多晶硅栅的叠加宽度小于底部的所述底部介质层的宽度，所述顶部沟槽的宽度大于所述底部沟槽的宽度；在所述底部沟槽中填充有源极多晶硅，所述源极多晶硅的顶部表面低于所述底部沟槽的顶部表面；第二介质层完全填充在所述源极多晶硅顶部的所述底部沟槽以及所述顶部沟槽中，所述第二介质层实现所述源极多晶硅以及所述多晶硅栅之间的隔离；通过所述第二介质层减少所述源极多晶硅和所述多晶硅栅之间的寄生电容；所述第二介质层深入到所述底部沟槽中的深度越深所述源极多晶硅和所述多晶硅栅之间的寄生电容越小，所述第二介质层的宽度越大所述源极多晶硅和所述多晶硅栅之间的寄生电容越小。2.如权利要求1所述的屏蔽栅沟槽功率器件，其特征在于：所述半导体衬底为第一导电类型掺杂，在所述半导体衬底表面形成有第二导电类型的阱区，被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道；在所述阱区表面形成有第一导电类型重掺杂的源区；在所述半导体衬底的正面还形成有层间膜、接触孔和正面金属层，源极和栅极由对所述正面金属层进行光刻刻蚀形成，所述源极通过接触孔和所述源区以及所述源极多晶硅接触，所述栅极通过接触孔和所述多晶硅栅接触；漏区由形成于减薄后的所述半导体衬底背面的第一导电类型重掺杂区组成，在所述漏区的背面形成背面金属层作为漏极。3.如权利要求2所述的屏蔽栅沟槽功率器件，其特征在于：所述底部介质层为氧化层，所述第二介质层为氧化层，所述栅介质层为氧化层。4.如权利要求3所述的屏蔽栅沟槽功率器件，其特征在于：所述第二介质层由所述层间膜组成。5.如权利要求2所述的屏蔽栅沟槽功率器件，其特征在于：在和所述源区相接触的接触孔的底部形成有第二导电类型重掺杂的阱区接触区。6.如权利要求2所述的屏蔽栅沟槽功率器件的制造方法，其特征在于：屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。7.如权利要求1至6中任一权利要求所述的屏蔽栅沟槽功率器件，其特征在于：所述半导体衬底为硅衬底。8.一种屏蔽栅沟槽功率器件的制造方法，其特征在于，栅极结构采用如下步骤形成：步骤一、提供一半导体衬底，采用光刻刻蚀工艺在所述半导体衬底中形成深沟槽；步骤二、在所述深沟槽的底部表面和侧面形成底部介质层；所述底部介质层未将所述深沟槽完全填充；步骤三、进行多晶硅淀积形成第一多晶硅层将形成有所述底部介质层的所述深沟槽完全填充；步骤四、进行多晶硅回刻，由回刻后的所述第一多晶硅层组成源极多晶硅；所述源极多晶硅位于所述深沟槽的底部并通过所述底部介质层和所述深沟槽表面隔离；步骤五、采用淀积和回刻工艺在所述源极多晶硅顶部的所述深沟槽中形成第一掩模层；所述第一掩模层的顶部表面...

【专利技术属性】
技术研发人员：颜树范，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31