高速的沟槽MOS器件及其制造方法技术

本发明专利技术属于半导体功率器件技术领域，具体涉及到一种高速的沟槽MOS器件及其制造方法，本发明专利技术将肖特基二极管结构集成在每一个沟槽MOSFET单胞的沟槽中，在MOSFET单胞沟槽的底部形成肖特基接触，从而有效的节约硅表面面积，降低芯片成本。本发明专利技术制造工艺简单，成本低，结构新颖，产品性能高及可靠性高，并能有效抑制沟槽MOSFET器件反向恢复的尖峰电压和尖峰电流。

【技术实现步骤摘要】

本专利技术属于半导体器件制造
，具体涉及到一种高速的沟槽MOS器件及其制造方法。
技术介绍
沟槽MOSFET器件广泛应用于功率类电路中，作为开关器件连接电源与负载。长期以来，如何降低功率损耗和抑制MOS器件自身寄生二极管的反向恢复尖峰电压和反向恢复电流一直是最受关注的议题，尤其在倡导节能减排，低碳的今天。以MOS管在直流-直流转换器为例，如图1所示，为应用MOS管作为开关器件的直流-直流转换控制电路原理图。从图中可以看出，沟槽MOSFET器件M1(上管)和M2(下管)就是作为该电路的核心开关器件，通过控制芯片来实现直流-直流转换，其中，M1和M2中本身存在寄生二极管D1、D2(由包围源极的P型阱区/漏极构成)，而为有效降低高频开关损耗在M2的源极S与漏极D之间设计了肖特基二极管SBD(如图所示)。该电路工作过程中，M1和M2在某一状态下会同时处于关断状态，为了保证负载得到连续不断的电流供应，M2中的寄生二极管D2开启，但由于肖特基二极管SBD与寄生二极管D2(PN结)相比，具有更低的开启电压(肖特基二极管0.3V左右，PN结二极管0.7V左右)，在M1的源极S与漏极D之间并联一肖特基二极管SBD(如图2所示)，可以有效减小由于高开启电压降造成的损耗。另外，肖特基二极管有更短的反向恢复时间，更可有效降低高频开关过程中的开关损耗，以及抑制开关过程中的寄生二极管的反向恢复电压和反向恢复电流，从而提升效率。以往，为了在沟槽MOSFET器件的源极S与漏极D之间并联一肖特基二极管SBD经历了以下三个阶段：第一阶段是将独立封装的肖特基二极管与独立封装的沟槽MOSFET并联安装在电路板上。缺点是成本高，占用电路板更多面积以及由于较长走线引入寄生电感的影响，带来额外损耗以及EMC和EMI问题。第二阶段是将独立的肖特基芯片与独立的沟槽MOSFET芯片并联封装在同一半导体器件封装内，依靠打线是沟槽MOSFET芯片和肖特基芯片实现并联。缺点依然是成本高，并且对封装要求高，以及封装后整体面积大。第三阶段是将沟槽MOSFET与肖特基二极管设计设计制作在同一芯片中，在处理沟槽MOSFET与肖特基二极管的方式上都是采用分区设计加区分制作的方案，而通过打线实现互联，还是占据了大量的芯片面积和成本。因此存在的缺点总是：1、肖特基二极管结构占用了大量硅表面面积，导致芯片面积大，成本高；2、工艺复杂，导致制造成本高。为了解决上述问题，本专利技术提供了一种高速的沟槽MOS器件及其制造方法，从而有效的节约硅表面面积，降低芯片成本。
技术实现思路
本专利技术的一个目的是解决至少一个上述问题或缺陷，并提供至少一个后面将说明的优点。本专利技术还有一个目的是提供了一种高速的沟槽MOS器件及其制造方法，其在沟槽内部集成肖特基二极管，从而有效地节约硅表面面积，降低器件成本。为了实现本专利技术的这些目的和其它优点，本专利技术提供了一种高速的沟槽MOS器件，包括第一导电类型漏极区，位于所述第一导电类型漏极区上方的N+单晶硅衬底以及N-外延层，位于所述N-外延层上方的P型阱区层，位于所述P型阱区层上方的N+源极区层，位于所述N+源极区层上方的绝缘介质层，及位于所述绝缘介质层上方的金属区层，还包括：沟槽，其穿过所述P型阱区层，延伸至所述N-外延层的内部；栅氧化层，其包括栅氧化层侧面端和栅氧化层底面端，所述栅氧化层侧面端与所述沟槽的内侧面接触，所述栅氧化层底面端与所述沟槽的部分底面接触；多晶硅层，其与栅氧化层接触，形成多晶硅层侧面端；氧化层，其与所述多晶硅层接触，形成氧化层侧面端；接触金属层，其通过所述绝缘介质层，穿透所述沟槽的底部，延伸至所述N-外延层，所述接触金属层与所述氧化层侧面端接触，所述接触金属层包括源极金属电极层和肖特基接触层，所述肖特基接触层与所述N-外延层接触，所述源极金属电极层位于所述肖特基接触层的顶部上方，所述源极金属电极层的顶端连接所述金属区层；接触孔，其设置在所述绝缘介质层上，所述接触孔穿过所述绝缘介质层，延伸至所述P型阱区层，所述接触孔内填充有金属，所述金属的顶端连接所述金属区层；其中，所述金属区层为MOS管源极金属电极，即肖特基的阳极金属电极，所述第一导电类型漏极区为MOS管漏极金属电极，即肖特基的阴极金属电极。优选的是，所述肖特基接触层包括第一金属钨连接层、第一氮化钛阻挡层与第一金属钛粘结层，所述第一金属钨连接层与所述源极金属电极层的底端接触，所述第一氮化钛阻挡层与所述第一金属钨连接层的底端接触，所述第一金属钛粘结层与所述第一氮化钛阻挡层的底端接触，所述第一氮化钛阻挡层在所述沟槽的底部与所述N-外延层形成肖特基接触。优选的是，所述接触孔还包括介质侧墙、P+接触区、第二金属钛粘结层、第二氮化钛阻挡层及第二金属钨连接层，所述绝缘介质层与所述接触孔的侧壁之间设有介质侧墙，靠近所述接触孔的一侧或者底部的所述P型阱区层处设有P+接触区，所述第二金属钛粘结层及所述第二氮化钛阻挡层依次沉积在所述接触孔内，所述第二金属钨连接层与所述金属区层连接；其中，位于所述接触孔的侧壁的所述第二金属钛粘结层和所述第二氮化钛阻挡层与N+源极区层形成N+源极欧姆接触，位于所述接触孔的侧壁或者底部的所述第二金属钛粘结层和所述第二氮化钛阻挡层与P+接触区形成P型阱的欧姆接触。优选的是，所述多晶硅侧面端为N型重掺杂的多晶硅。本专利技术提供了一种高速的沟槽MOS器件的制造方法，包括以下步骤：在第一导电类型的N型高掺杂浓度的N+单晶硅衬底上，生长第一导电类型的N型低掺杂浓度的N-外延层；在N-外延层表面上生长第一介质层后，对所述第一介质层进行光刻，定义出MOS管单胞阵列的沟槽区图形；通过干法刻蚀，去除未被光刻胶保护的第一介质层，曝露出沟槽区图形对应的N-外延层，再去除光刻胶后，保留下来的第一介质层作为第一硬掩膜；以所述第一硬掩膜作为阻挡层，在N-外延层中的表面形成沟槽，在所述沟槽和N-外延层的表面淀积一层为二氧化硅的第二介质层，形成栅氧化层；在所述栅氧化层上淀积导电多晶硅层，通过干法刻蚀导电多晶硅层以及栅氧化层，形成栅氧化层侧面端和栅氧化层底面端，再通过掩膜光刻和刻蚀工艺，对位于所述沟槽中心区域的导电多晶硅进行垂直刻蚀，直至多晶硅层表面在N-外延层以下，形成多晶硅层侧面端和多晶硅层底面端，所述多晶硅层作为栅极连接层；将P型杂质离子注入到没有第一硬掩膜覆盖的所述N-外延层内，然后通过快速退火处理，在所述N-外延层内形成P型阱区层，相邻P型阱区层之间的距离由第一硬掩膜在该方向上覆盖的宽度尺寸决定；在所述P型阱区层的上方定义出N+源极区层；在N+源极区层的表面及所述沟槽的中心区域的剩余空间中，淀积第三介质层，该第三介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；位于所述N+源极区层上方的第三介质层形成绝缘介质层，对作为绝缘介质层的第三介质层实施干法刻蚀，延伸至P型阱区层的形成接触孔；位于所述沟槽的中心区域的第三介质层作为氧化层，对作为氧化层的第三介质层实施干法刻蚀，刻蚀去除的第三介质层的厚度等于淀积的所述栅氧化层的厚度，从而形成氧化层侧面端；其中，未被刻蚀的第三介质层在所述第一硬掩膜结构的侧壁形成第一介质侧墙，所述第一硬掩膜和所述第一介质侧墙形成第二硬掩膜；在所述沟槽中，以本文档来自技高网...

【技术保护点】
一种高速的沟槽MOS器件，包括第一导电类型漏极区，位于所述第一导电类型漏极区上方的N+单晶硅衬底以及N‑外延层，位于所述N‑外延层上方的P型阱区层，位于所述P型阱区层上方的N+源极区层，位于所述N+源极区层上方的绝缘介质层，及位于所述绝缘介质层上方的金属区层，其特征在于，还包括：沟槽，其穿过所述P型阱区层，延伸至所述N‑外延层的内部；栅氧化层，其包括栅氧化层侧面端和栅氧化层底面端，所述栅氧化层侧面端与所述沟槽的内侧面接触，所述栅氧化层底面端与所述沟槽的部分底面接触；多晶硅层，其与栅氧化层接触，形成多晶硅层侧面端；氧化层，其与所述多晶硅层接触，形成氧化层侧面端；接触金属层，其通过所述绝缘介质层，穿透所述沟槽的底部，延伸至所述N‑外延层，所述接触金属层与所述氧化层侧面端接触，所述接触金属层包括源极金属电极层和肖特基接触层，所述肖特基接触层与所述N‑外延层接触，所述源极金属电极层位于所述肖特基接触层的顶部上方，所述源极金属电极层的顶端连接所述金属区层；接触孔，其设置在所述绝缘介质层上，所述接触孔穿过所述绝缘介质层，延伸至所述P型阱区层，所述接触孔内填充有金属，所述金属的顶端连接所述金属区层；其中，所述金属区层为MOS管源极金属电极，即肖特基的阳极金属电极，所述第一导电类型漏极区为MOS管漏极金属电极，即肖特基的阴极金属电极。...

【技术特征摘要】
1.一种高速的沟槽MOS器件，包括第一导电类型漏极区，位于所述第一导电类型漏极区上方的N+单晶硅衬底以及N-外延层，位于所述N-外延层上方的P型阱区层，位于所述P型阱区层上方的N+源极区层，位于所述N+源极区层上方的绝缘介质层，及位于所述绝缘介质层上方的金属区层，其特征在于，还包括：沟槽，其穿过所述P型阱区层，延伸至所述N-外延层的内部；栅氧化层，其包括栅氧化层侧面端和栅氧化层底面端，所述栅氧化层侧面端与所述沟槽的内侧面接触，所述栅氧化层底面端与所述沟槽的部分底面接触；多晶硅层，其与栅氧化层接触，形成多晶硅层侧面端；氧化层，其与所述多晶硅层接触，形成氧化层侧面端；接触金属层，其通过所述绝缘介质层，穿透所述沟槽的底部，延伸至所述N-外延层，所述接触金属层与所述氧化层侧面端接触，所述接触金属层包括源极金属电极层和肖特基接触层，所述肖特基接触层与所述N-外延层接触，所述源极金属电极层位于所述肖特基接触层的顶部上方，所述源极金属电极层的顶端连接所述金属区层；接触孔，其设置在所述绝缘介质层上，所述接触孔穿过所述绝缘介质层，延伸至所述P型阱区层，所述接触孔内填充有金属，所述金属的顶端连接所述金属区层；其中，所述金属区层为MOS管源极金属电极，即肖特基的阳极金属电极，所述第一导电类型漏极区为MOS管漏极金属电极，即肖特基的阴极金属电极。2.如权利要求1所述的高速的沟槽MOS器件，其特征在于，所述肖特基接触层包括第一金属钨连接层、第一氮化钛阻挡层与第一金属钛粘结层，所述第一金属钨连接层与所述源极金属电极层的底端接触，所述第一氮化钛阻挡层与所述第一金属钨连接层的底端接触，所述第一金属钛粘结层与所述第一氮化钛阻挡层的底端接触，所述第一氮化钛阻挡层在所述沟槽的底部与所述N-外延层形成肖特基接触。3.如权利要求1所述的高速的沟槽MOS器件，其特征在于，所述接触孔还包括介质侧墙、P+接触区、第二金属钛粘结层、第二氮化钛阻挡层及第二金属钨连接层，所述绝缘介质层与所述接触孔的侧壁之间设有介质侧墙，靠近所述接触孔的一侧或者底部的所述P型阱区层处设有P+接触区，所述第二金属钛粘结层及所述第二氮化钛阻挡层依次沉积在所述接触孔内，所述第二金属钨连接层与所述金属区层连接；其中，位于所述接触孔的侧壁的所述第二金属钛粘结层和所述第二氮化钛阻挡层与N+源极区层形成N+源极欧姆接触，位于所述接触孔的侧壁或者底部的所述第二金属钛粘结层和所述第二氮化钛阻挡层与P+接触区形成P型阱的欧姆接触。4.如权利要求1所述的高速的沟槽MOS器件，其特征在于，所述多晶硅侧面端为N型重掺杂的多晶硅。5.一种如权利要求1至4中任意一项所述的高速的沟槽MOS器件的制造方法，其特征在于，包括以下步骤：在第一导电类型的N型高掺杂浓度的N+单晶硅衬底上，生长第一导电类型的N型低掺杂浓度的N-外延层；在N-外延层表面上生长第一介质层后，对所述第一介质层进行光刻，定义出MOS管单胞阵列的沟槽区图形；通过干法刻蚀，去除未被光刻胶保护的第一介质层，曝露出沟槽区图形对应的N-外延层，再去除光刻胶后，保留下来的第一介质层作为第一硬掩膜；以所述第一硬掩膜作为阻挡层，在N-外延层中的表面形成沟槽，在所述沟槽和N-外延层的表面淀积一层为二氧化硅的第二介质层，形成栅氧化层；在所述栅氧化层上淀积导电多晶硅层，通过干法刻蚀导电多晶硅层以及栅氧化层，形成栅氧化层侧面端和栅氧化层底面端，再通过掩膜光刻和刻蚀工艺，对位于所述沟槽中心区域的导电多晶硅进行垂直刻蚀，直至多晶硅层表面在N-外延层以下，形成多晶硅层侧面端和多晶硅层底面端，所述多晶硅层作为栅极连接层；将P型杂质离子注入到没有第一硬掩膜覆盖的所述N-外延层内，然后通过快速退火处理，在所述N-外延层内形成P型阱区层，...

【专利技术属性】
技术研发人员：徐吉程，袁力鹏，范玮，
申请(专利权)人：西安后羿半导体科技有限公司，
类型：发明
国别省市：陕西;61