高密度低压沟槽功率MOS器件及其制造方法技术

本发明专利技术涉及一种高密度低压沟槽功率MOS器件及其制造方法，通过在沟槽上部进行热氧化（厚度在500A‑5000A），形成了沟槽的碗口结构，并配合选用高选择比（二氧化硅：硅）的干法普遍刻蚀方法，在不刻蚀二氧化硅的前提下只刻蚀硅，从而实现了沟槽功率MOS器件元胞区域接触孔的刻蚀，也称为接触孔的自对准刻蚀。同时，本发明专利技术也实现了在其终端保护区引出孔的刻蚀，并未因此增加明显的工艺步骤。业内众所周知，对于自对准刻蚀，光刻的套准偏差可以认为就是0。这样，在现在8寸晶圆厂光刻机台作业的情况下，可以极大的降低元胞区最小单元元胞宽度，可以从0.9μm降低到0.5μm，从而极大的提高了元胞密度（集成度），降低了整个将的特征导通电阻。

High density low voltage trench power MOS device and manufacturing method thereof

The invention relates to a high density low voltage trench power MOS device and manufacturing method by thermal oxidation in the upper portion of the trench (500A in thickness 5000A), forming a trench structure sized, and with high selection ratio (SiO2: Silicon) generally dry etching method, etching only without etching the silicon dioxide silicon, in order to achieve a trench power MOS device cell region contact hole etching, also known as the self-aligned contact hole etching. At the same time, the invention also realizes the etching of the extraction hole in the terminal protection area without increasing the obvious technological steps. It is well known that, for self-aligned etching, the alignment error of photolithography can be considered as 0. So now, in the 8 inch Fab photoetching machine operating conditions, can greatly reduce the cellular area minimum Dan Yuanyuan cell width can be reduced from 0.9 m to 0.5 m, thus greatly improving the cellular density (integration), reduce the resistance will feature.

【技术实现步骤摘要】
高密度低压沟槽功率MOS器件及其制造方法
本专利技术涉及一种高密度低压沟槽功率MOS器件及其制造方法，属于半导体

技术介绍
现有沟槽功率MOSFET器件，对于电压在正（负）8V-100V之间的产品，因为应用端主要是追求低的特征导通电阻，故希望在设计上能尽可能的提高元胞的密度来实现。如图1所示，为传统的低压沟槽功率MOS器件的结构示意图，包括N+衬底1’、N-外延层2’、沟槽3’、栅极氧化层7’、导电多晶硅8’、P-阱区9’、N+源极10’、介质层12’、接触孔15’、源极金属17’、栅极金属18’、终端截止环金属19’和背面金属层20’。传统的低压沟槽功率MOS器件，制作方法包括如下步骤：（a）、在半导体N+衬底1’上生长N-外延层2’；（b）、N-外延层2’上淀积硬掩膜层，用光罩版进行掩蔽并刻蚀硬掩膜层，形成沟槽刻蚀用的硬掩膜窗口；（c）、利用上述硬掩膜层作为掩蔽层，通过硬掩膜窗口来实现沟槽的自对准刻蚀，沟槽3’深度在0.5μm-2μm；（d）、在沟槽3’内生长一层薄的牺牲氧化层，厚度在100A-2000A，然后用湿法药液全部剥离；（e）、在沟槽3’内生长一层薄的栅极氧化层7’，厚度在100A-2000A；（f）、在沟槽3’内已生长的栅极氧化层7’上淀积一层导电多晶硅8’，厚度在2000A-20000A；（g）、进行导电多晶硅8’的普遍刻蚀，导电多晶硅8’的顶部和硅表面处于类似同一高度，相差±0.1μm以内；（h）、进行P-阱区9’的注入和推阱，形成P-阱区9’，P-阱区9’的结深度在0.4μm-1.8μm；（i）、利用N+源极光罩版的掩蔽，进行N+源极10’的选择性注入，并退火，形成N+源极10’；（j）、介质层12’淀积；（k）、利用接触孔光罩版的掩蔽，进行接触孔15’刻蚀，先刻蚀掉二氧化硅层，然后刻蚀掉硅；（l）、正面金属层淀积；（m）、利用金属层光罩版的掩蔽，进行正面金属层的选择性刻蚀，形成源极金属17’、栅极金属18’和终端截止环金属19’；（n）、对整个器件背面的半导体N+衬底1’进行磨片减薄，减薄后淀积背面金属层20’。这种制作方法在现阶段，普遍受限于8寸晶圆厂光刻机台极限能力的限制，基本上都是采用的>或=0.9μm宽度最小单元元胞结构。最小单元元胞宽度等于沟槽的宽度，加上孔的宽度，加上2倍的沟槽和孔之间的间距。从这个公式看，沟槽和孔之间的间距是决定最小单元元胞宽度最为重要的一个参数，且该宽度也恰好就是8寸晶圆厂光刻机台能力受限制的。现有8寸晶圆厂光刻机台在孔层次光刻的时候，一般都会存在一个±0.15μm范围内的光刻套准偏差。这就决定了，沟槽和孔之见的这个间距必须大于0.15μm，一般器件设计时会取值0.2μm。这样就会导致最小单元元胞结构宽度是必须>或=0.9μm（0.25+0.25+0.2×2）。如果想要改变这种限制，需要购买更高精度的极其昂贵的光刻机台，这样势必会大幅增加8寸晶圆厂的设备成本，成本也相应大幅提升。
技术实现思路
本部分的目的在于概述本专利技术的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和专利技术名称中可能会做些简化或省略以避免使本部分、说明书摘要和专利技术名称的目的模糊，而这种简化或省略不能用于限制本专利技术的范围。鉴于上述和/或现有半导体封装中存在的元胞区最小单元元胞宽度受限于8寸晶圆厂光刻机台的问题，提出了本专利技术。本专利技术的目的是克服现有技术中存在的不足，提供一种高密度低压沟槽功率MOS器件及其制造方法，可以极大的降低元胞区最小单元元胞宽度，从而极大的提高了元胞密度（集成度），降低了特征导通电阻。按照本专利技术提供的技术方案，一种高密度低压沟槽功率MOS器件，包括位于半导体基板上的元胞区、栅电极引出区和终端保护区，元胞区位于半导体基板的中心区，栅电极引出区环绕元胞区外围，终端保护区环绕包围栅电极引出区；特征是：在所述沟槽功率MOS器件的截面上，半导体基板由N+衬底和设置于N+衬底上表面的N-外延层组成，N-外延层的上部设有P-阱区，N+衬底的下表面设有背面金属层；所述沟槽功率MOS器件的元胞区内包含有若干并联设置的元胞，元胞采用沟槽结构；所述沟槽功率MOS器件的栅电极引出区内包含有作为栅电极引出的沟槽结构；所述沟槽功率MOS器件的终端保护区包括终端耐压区和终端截止区，在所述终端耐压区和终端截止区内均包含有若干耐压作用的沟槽结构；所述沟槽结构包括位于P-阱区的沟槽，沟槽的下端延伸至N-外延层的上部，在沟槽的内壁表面生长栅极氧化层，在沟槽内腔淀积导电多晶硅，导电多晶硅的顶部低于N-外延层的上表面；在所述元胞区，沟槽的槽口生长栅极氧化层、热氧化层和绝缘介质层；在所述元胞之间设有源极接触孔，源极接触孔内以及沟槽结构的上方设置有源极金属；所述绝缘介质层隔离源极金属和沟槽中的导电多晶硅；在所述栅电极引出区，沟槽的槽口以及沟槽结构之间的硅表面生长栅极氧化层和热氧化层，在热氧化层上淀积绝缘介质层；在所述沟槽内的导电多晶硅上部开有栅极接触孔，栅极接触孔内以及沟槽结构上方的绝缘介质层上表面设置有栅极金属；在所述终端保护区，沟槽的槽口以及沟槽结构之间的硅表面生长栅极氧化层和热氧化层，在热氧化层上淀积绝缘介质层；在所述终端截止区的沟槽内导电多晶硅的上部设置有第一终端接触孔，在所述沟槽的上部外侧设置有N+源极区，在N+源极区内设置有第二终端接触孔，N+源极区的第二终端接触孔向下延伸至P-阱区的上部；在所述第一终端接触孔、第二终端接触孔内、N+源极区上方和沟槽结构上方的绝缘介质层上表面设置终端截止环金属，且N+源极区上方的终端截止环金属和沟槽结构上方的终端截止环金属连接在一起。进一步的，在所述源极接触孔与沟槽之间设置N+源极区，N+源极区位于P-阱区的上部。所述高密度低压沟槽功率MOS器件的制造方法，其特征是，包括以下步骤：（1）、在N+衬底上生长N-外延层；（2）、在N-外延层制作沟槽；（3）、在沟槽内生长一层牺牲氧化层，然后全部剥离；（4）、在沟槽内生长一层栅极氧化层；（5）、在沟槽内已生长的栅极氧化层上淀积导电多晶硅；（6）、进行导电多晶硅的普遍刻蚀，使导电多晶硅的顶部和硅表面处于同一高度；（7）、在N-外延层的上部进行P-阱区的注入和推阱，形成P-阱区；（8）、再次进行导电多晶硅的普遍刻蚀，将导电多晶硅的顶部刻蚀至硅表面以下区域；（9）、利用光罩版的掩蔽，在P-阱区的上部进行N+源极区的选择性注入，并退火，形成N+源极区；（10）、在沟槽的槽口和沟槽之间的表面形成热氧化层；（11）、在热氧化层和沟槽表面淀积绝缘介质层；（12）、利用接触孔光罩版的掩蔽，刻蚀掉二氧化硅，得到第一接触孔；所述第一接触孔的位置对应于元胞区的源极接触孔的位置以及终端截止区的N+源极区的位置，第一接触孔由绝缘介质层的上表面延伸至N-外延层的上表面；（13）、利用接触孔光罩版的掩蔽，在栅极引出区和终端保护区刻蚀掉二氧化硅，得到第二接触孔；所述第二接触孔的位置分别对应于栅极接触孔和第一终端接触孔，第二接触孔由绝缘介质层的上表面延伸至沟槽中导电多晶硅的上表面；（14）、利用第一接触孔和第二接触孔以外区域剩余的二氧化硅层作为掩蔽层，进行硅的刻蚀，得到源极接触孔、栅极接触孔、第一本文档来自技高网...

【技术保护点】
一种高密度低压沟槽功率MOS器件，包括位于半导体基板上的元胞区（A）、栅电极引出区（B）和终端保护区（C），元胞区（A）位于半导体基板的中心区，栅电极引出区（B）环绕元胞区（A）外围，终端保护区（C）环绕包围栅电极引出区（B）；其特征是：在所述沟槽功率MOS器件的截面上，半导体基板由N+衬底（1）和设置于N+衬底（1）上表面的N‑外延层（2）组成，N‑外延层（2）的上部设有P‑阱区（9），N+衬底（1）的下表面设有背面金属层（20）；所述沟槽功率MOS器件的元胞区（A）内包含有若干并联设置的元胞，元胞采用沟槽结构；所述沟槽功率MOS器件的栅电极引出区（B）内包含有作为栅电极引出的沟槽结构；所述沟槽功率MOS器件的终端保护区（C）包括终端耐压区（D）和终端截止区（E），在所述终端耐压区（D）和终端截止区（E）内均包含有若干耐压作用的沟槽结构；所述沟槽结构包括位于P‑阱区（9）的沟槽（5），沟槽（5）的下端延伸至N‑外延层（2）的上部，在沟槽（5）的内壁表面生长栅极氧化层（7），在沟槽（5）内腔淀积导电多晶硅（8），导电多晶硅（8）的顶部低于N‑外延层（2）的上表面；在所述元胞区（A），沟槽（5）的槽口生长栅极氧化层（7）、热氧化层（11）和绝缘介质层（12）；在所述元胞之间设有源极接触孔（15‑1），源极接触孔（15‑1）内以及沟槽结构的上方设置有源极金属（17）；所述绝缘介质层（12）隔离源极金属（17）和沟槽（5）中的导电多晶硅（8）；在所述栅电极引出区（B），沟槽（5）的槽口以及沟槽结构之间的硅表面生长栅极氧化层（7）和热氧化层（11），在热氧化层（11）上淀积绝缘介质层（12）；在所述沟槽（5）内的导电多晶硅（8）上部开有栅极接触孔（15‑2），栅极接触孔（15‑2）内以及沟槽结构上方的绝缘介质层（12）上表面设置有栅极金属（18）；在所述终端保护区（C），沟槽（5）的槽口以及沟槽结构之间的硅表面生长栅极氧化层（7）和热氧化层（11），在热氧化层（11）上淀积绝缘介质层（12）；在所述终端截止区（E）的沟槽（5）内导电多晶硅（8）的上部设置有第一终端接触孔（15‑3），在所述沟槽（5）的上部外侧设置有N+源极区（10），在N+源极区（10）内设置有第二终端接触孔（15‑4），N+源极区（10）的第二终端接触孔（15‑4）向下延伸至P‑阱区（9）的上部；在所述第一终端接触孔（15‑3）、第二终端接触孔（15‑4）内、N+源极区（10）上方和沟槽结构上方的绝缘介质层（12）上表面设置终端截止环金属（19），且N+源极区（10）上方的终端截止环金属（19）和沟槽结构上方的终端截止环金属（19）连接在一起。...

【技术特征摘要】
1.一种高密度低压沟槽功率MOS器件，包括位于半导体基板上的元胞区（A）、栅电极引出区（B）和终端保护区（C），元胞区（A）位于半导体基板的中心区，栅电极引出区（B）环绕元胞区（A）外围，终端保护区（C）环绕包围栅电极引出区（B）；其特征是：在所述沟槽功率MOS器件的截面上，半导体基板由N+衬底（1）和设置于N+衬底（1）上表面的N-外延层（2）组成，N-外延层（2）的上部设有P-阱区（9），N+衬底（1）的下表面设有背面金属层（20）；所述沟槽功率MOS器件的元胞区（A）内包含有若干并联设置的元胞，元胞采用沟槽结构；所述沟槽功率MOS器件的栅电极引出区（B）内包含有作为栅电极引出的沟槽结构；所述沟槽功率MOS器件的终端保护区（C）包括终端耐压区（D）和终端截止区（E），在所述终端耐压区（D）和终端截止区（E）内均包含有若干耐压作用的沟槽结构；所述沟槽结构包括位于P-阱区（9）的沟槽（5），沟槽（5）的下端延伸至N-外延层（2）的上部，在沟槽（5）的内壁表面生长栅极氧化层（7），在沟槽（5）内腔淀积导电多晶硅（8），导电多晶硅（8）的顶部低于N-外延层（2）的上表面；在所述元胞区（A），沟槽（5）的槽口生长栅极氧化层（7）、热氧化层（11）和绝缘介质层（12）；在所述元胞之间设有源极接触孔（15-1），源极接触孔（15-1）内以及沟槽结构的上方设置有源极金属（17）；所述绝缘介质层（12）隔离源极金属（17）和沟槽（5）中的导电多晶硅（8）；在所述栅电极引出区（B），沟槽（5）的槽口以及沟槽结构之间的硅表面生长栅极氧化层（7）和热氧化层（11），在热氧化层（11）上淀积绝缘介质层（12）；在所述沟槽（5）内的导电多晶硅（8）上部开有栅极接触孔（15-2），栅极接触孔（15-2）内以及沟槽结构上方的绝缘介质层（12）上表面设置有栅极金属（18）；在所述终端保护区（C），沟槽（5）的槽口以及沟槽结构之间的硅表面生长栅极氧化层（7）和热氧化层（11），在热氧化层（11）上淀积绝缘介质层（12）；在所述终端截止区（E）的沟槽（5）内导电多晶硅（8）的上部设置有第一终端接触孔（15-3），在所述沟槽（5）的上部外侧设置有N+源极区（10），在N+源极区（10）内设置有第二终端接触孔（15-4），N+源极区（10）的第二终端接触孔（15-4）向下延伸至P-阱区（9）的上部；在所述第一终端接触孔（15-3）、第二终端接触孔（15-4）内、N+源极区（10）上方和沟槽结构上方的绝缘介质层（12）上表面设置终端截止环金属（19），且N+源极区（10）上方的终端截止环金属（19）和沟槽结构上方的终端截止环金属（19）连接在一起。2.如权利要求1所述的高密度低压沟槽功率MOS器件，其特征是：在所述源极接触孔（15-1）与沟槽（3）之间设置N+源极区（10），N+源极区（10）位于P-阱区（5）的上部。3.一种高密度低压沟槽功率MOS器件的制造方法，其特征是，包括以下步骤：（1）、在N+衬底（1）上生长N-外延层（2）；（2）、在N-外延层（2）制作沟槽（5）；（3）、在沟槽（5）内生长一层牺牲氧化层（6），然后全部剥离；（4）、在沟槽（5）内生长一层栅极氧化层（7）；（5）、在沟槽（5）内已生长的栅极氧化层（7）上淀积导电多晶硅（8）；（6）、进行导电多晶硅（8）...

【专利技术属性】
技术研发人员：周祥瑞，冷德武，王毅，
申请(专利权)人：扬州扬杰电子科技股份有限公司，
类型：发明
国别省市：江苏,32