一种功率MOS器件制造技术

本发明专利技术属于功率半导体器件技术领域，涉及一种功率MOS器件。本发明专利技术包括具有高K介质延伸栅结构的元胞结构、漏延伸区和介质槽终端，且多个元胞结构并联排布，使得器件具有以下特点：兼顾VDMOS可并联产生大电流以及LDMOS易集成的优点；正向导通时，靠近高K介质一侧的漂移区产生多子积累层，形成连续的低阻通道，显著降低比导通电阻；反向耐压时，高K介质辅助耗尽漂移区，调制漂移区电场，可提高耐压并降低比导通电阻；介质槽终端可缩小器件尺寸，节约芯片面积。

【技术实现步骤摘要】

本专利技术属于功率半导体器件
，涉及一种具有可集成特性的功率MOS器件。
技术介绍
功率MOSFET(MetalOxide Semiconductor Filed-Effect Transistor)需要长的漂移区和低的漂移区掺杂浓度以实现高的耐压，这使得比导通电阻Rcin.sp和耐压BV之间存在BV2.3?2.6的关系，即硅极限。因此，随着器件耐压增加，比导通电阻呈指数趋势上升，功耗大大增加。利用高K(K为相对介电系数)介质来提高器件性能的思想被提出，这种结构能够缓解超结中的电荷非平衡问题。在反向耐压时，高K介质可以辅助耗尽漂移区，优化器件的电场分布。这不仅能够提高漂移区浓度，降低比导通电阻；同时，器件的耐压也得到提高。相关文献(X.B.Chen, super junct1n voltage sustaining layerwith alternating semiconductor and high—K dielectric reg1ns.U.S.Patent7，230，310B2，jun.12，2007)功率VDMOS的器件具有可并联产生大电流和元胞尺寸小的特点，且器件的元胞尺寸不随耐压的增加而增加。利用高K介质提高器件的掺杂浓度，可以显著降低器件的Ron.spo但功率VDMOS的应用中存在不可集成的问题，限制了功率VDMOS在功率集成电路中的运用。功率LDMOS具有易于集成的特点，广泛应用于功率集成电路中。然而，与功率VDMOS相比，功率LDMOS的轻掺杂漂移区长度随击穿电压的升高而增长，导致芯片面积等比例增加，使得LDMOS具有大的比导通电阻。
技术实现思路
本专利技术所要解决的，就是针对上述问题，为缓解功率MOS器件耐压与比导通电阻的矛盾关系，提出一种功率MOS器件。为实现上述目的，本专利技术采用如下技术方案:—种功率MOS器件，如图1所示，包括第二导电类型半导体衬底I和位于第二导电类型半导体衬底I上表面的第一导电类型重掺杂半导体漏区61 ;所述第一导电类型重掺杂半导体漏区61上表面两端具有第一导电类型重掺杂半导体漏延伸区62 ;所述第一导电类型重掺杂半导体漏延伸区62之间具有多个并联的元胞结构；所述第一导电类型重掺杂半导体漏延伸区62与元胞结构之间具有介质槽5，所述介质槽5中填充有第一介质层；所述元胞结构包括栅极结构、第一导电类型半导体漂移区2和第二导电类型半导体体区3 ;所述第一导电类型半导体漂移区2和第二导电类型半导体体区3位于栅极结构两侧；所述第一导电类型半导体漂移区2位于第二导电类型半导体体区3和第一导电类型重掺杂半导体漏区61之间；所述栅极结构由金属化栅极、栅氧化层9和第二介质层4构成；所述栅氧化层9位于金属化栅极两侧与第一导电类型半导体漂移区2和第二导电类型半导体体区3之间；所述第二介质层4位于金属化栅极和栅氧化层9下表面与第一导电类型重掺杂半导体漏区61上表面之间；所述第二导电类型半导体体区3中具有第一导电类型重掺杂半导体源区8和第二导电类型重掺杂半导体体接触区7，所述栅极结构之间的第二导电类型半导体体区3中，第二导电类型重掺杂半导体体接触区7位于第一导电类型重掺杂半导体源区8之间；所述栅极结构与介质槽5之间的第二导电类型半导体体区3中，第二导电类型重掺杂半导体体接触区7与第一导电类型重掺杂半导体源区8相互独立；所述第一导电类型重掺杂半导体源区8和第二导电类型重掺杂半导体体接触区7上表面具有源极金属，所述第一导电类型重掺杂半导体漏延伸区62上表面具有漏极金属。进一步的，所述介质槽5中填充的第一介质层为由多种介质组成。进一步的，所述介质槽5中填充的多种介质的介电常数从靠近第一导电类型重掺杂半导体漏延伸区62 —端到靠近元胞结构的一端逐渐增加。进一步的，所述介质槽5中具有源极金属。进一步的，所述介质槽5中具有栅极金属。进一步的，所述介质槽5中具有栅极金属，所述栅极结构与介质槽5之间的第二导电类型半导体体区3中，第二导电类型重掺杂半导体体接触区7位于第一导电类型重掺杂半导体源区8之间。进一步的，所述第一导电类型半导体漂移区2的掺杂浓度自下而上递减。进一步的，所述第一导电类型半导体漂移区2越靠近金属化栅极，其掺杂浓度越尚O进一步的，所述第一导电类型半导体漂移区2中具有与其在竖直方向相互并列的第二导电类型半导体层11，在栅极结构之间的第一导电类型半导体漂移区2中，第二导电类型半导体层11位于第一导电类型半导体漂移区2之间；在栅极结构与介质槽5之间的第一导电类型半导体漂移区2中，第二导电类型半导体层11与介质槽5连接，所述第一导电类型半导体漂移区2与栅极结构连接。进一步的，所述第二导电类型半导体衬底I与第一导电类型重掺杂半导体漏区61之间具有第三介质层12。本专利技术的方案中，第二介质层4具有较高的介电常数的高K介质，其介电常数K大于二氧化硅的介电常数。本专利技术的有益效果为，兼顾VDMOS可并联产生大电流以及LDMOS易集成的优点；正向导通时，靠近高K介质一侧的漂移区产生多子积累层，形成连续的低阻通道，显著降低比导通电阻；反向耐压时，高K介质辅助耗尽漂移区，调制漂移区电场，可提高耐压并降低比导通电阻；介质槽终端可缩小器件尺寸，节约芯片面积。【附图说明】图1是实施例1的结构示意图；图2是实施例2的结构示意图；图3是实施例3的结构示意图；图4是实施例4的结构示意图；图5是实施例5的结构示意图；图6是实施例6的结构示意图；图7是实施例7的结构示意图；图8是实施例8的一种结构示意图；图9是实施例8的另一种结构示意图；图10是实施例9的结构示意图。【具体实施方式】下面结合附图对本专利技术进行详细描述本专利技术的技术方案，充分利用高K介质延伸栅结构、漏延伸区和介质槽终端，对功率MOS器件的电气性能进行了综合改进和提高。为方便描述，本专利技术提供的一种可集成的功率MOS器件有时也简称器件。实施例1如图1所示，包括第二导电类型半导体衬底I和位于第二导电类型半导体衬底I上表面的第一导电类型重掺杂半导体漏区61 ;所述第一导电类型重掺杂半导体漏区61上表面两端具有第一导电类型重掺杂半导体漏延伸区62 ;所述第一导电类型重掺杂半导体漏延伸区62之间具有多个并联的元胞结构；所述第一导电类型重掺杂半导体漏延伸区62与元胞结构之间具有介质槽5，所述介质槽5中填充有第一介质层；所述元胞结构包括栅极结构、第一导电类型半导体漂移区2和第二导电类型半导体体区3;所述第一导电类型半导体漂移区2和第二导电类型半导体体区3位于栅极结构两侧；所述第一导电类型半导体漂移区2位于第二导电类型半导体体区3和第一导电类型重掺杂半导体漏区61之间；所述栅极结构由金属化栅极、栅氧化层9和第二介质层4构成；所述栅氧化层9位于金属化栅极两侧与第一导电类型半导体漂移区2和第二导电类型半导体体区3之间；所述第二介质层4位于金属化栅极和栅氧化层9下表面与第一导电类型重掺杂半导体漏区61上表面之间；所述第二导电类型半导体体区3中具有第一导电类型重掺杂半导体源区8和第二导电类型重掺杂半导体体接触区7，所述栅极结构之间的第二导电类型半导体体区3中，第二导电类型重掺杂半导体体接触区7位于第一导电类型重掺杂半导体源区8之间；所述栅极结构与介质槽5之间的第二导电本文档来自技高网...

【技术保护点】
一种功率MOS器件，包括第二导电类型半导体衬底(1)和位于第二导电类型半导体衬底(1)上表面的第一导电类型重掺杂半导体漏区(61)；所述第一导电类型重掺杂半导体漏区(61)上表面两端具有第一导电类型重掺杂半导体漏延伸区(62)；所述第一导电类型重掺杂半导体漏延伸区(62)之间具有多个并联的元胞结构；所述第一导电类型重掺杂半导体漏延伸区(62)与元胞结构之间具有介质槽(5)，所述介质槽(5)中填充有第一介质层；所述元胞结构包括栅极结构、第一导电类型半导体漂移区(2)和第二导电类型半导体体区(3)；所述第一导电类型半导体漂移区(2)和第二导电类型半导体体区(3)位于栅极结构两侧；所述第一导电类型半导体漂移区(2)位于第二导电类型半导体体区(3)和第一导电类型重掺杂半导体漏区(61)之间；所述栅极结构由金属化栅极、栅氧化层(9)和第二介质层(4)构成；所述栅氧化层(9)位于金属化栅极两侧与第一导电类型半导体漂移区(2)和第二导电类型半导体体区(3)之间；所述第二介质层(4)位于金属化栅极和栅氧化层(9)下表面与第一导电类型重掺杂半导体漏区(61)上表面之间；所述第二导电类型半导体体区(3)中具有第一导电类型重掺杂半导体源区(8)和第二导电类型重掺杂半导体体接触区(7)，所述栅极结构之间的第二导电类型半导体体区(3)中，第二导电类型重掺杂半导体体接触区(7)位于第一导电类型重掺杂半导体源区(8)之间；所述栅极结构与介质槽(5)之间的第二导电类型半导体体区(3)中，第二导电类型重掺杂半导体体接触区(7)与第一导电类型重掺杂半导体源区(8)相互独立；所述第一导电类型重掺杂半导体源区(8)和第二导电类型重掺杂半导体体接触区(7)上表面具有源极金属，所述第一导电类型重掺杂半导体漏延伸区(62)上表面具有漏极金属。...

【技术特征摘要】

【专利技术属性】
技术研发人员：罗小蓉，尹超，谭桥，张彦辉，刘建平，周坤，魏杰，马达，吴俊峰，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51