用于FINFET器件的结构和方法技术

本发明专利技术提供了鳍式场效应晶体管(FinFET)器件的实施例。该器件包括具有第一栅极区域的衬底、位于第一栅极区域中的衬底上方的第一鳍结构。第一鳍结构包括上部半导体材料构件、被氧化物部件环绕的下部半导体材料构件以及包裹在下部半导体材料构件的氧化物部件周围并且向上延伸以包裹在上部半导体材料构件的下部周围的衬层。该器件还包括与上部半导体材料构件的下部横向邻近的介电层。因此，上部半导体材料构件包括既不与介电层横向邻近也不被衬层包裹的中部。本发明专利技术还提供了形成鳍式场效应晶体管(FinFET)器件的方法。

【技术实现步骤摘要】
【专利说明】 交叉引用 本申请要求2014年4月25日提交的美国临时专利申请第61/984, 475号的优先 权，其全部内容结合于此作为参考。 相关申请 本申请与2013年1月14日提交的标题为"Semiconductor Device and Fabricating the Same"的美国专利申请第13/740, 373号、2013年5月24日提交的标题为 "FinFET Device and Method of Fabricating the Same" 的美国专利申请第 13/902, 322 号、2013年7月3日提交的标题为"Fin Structure of Semiconductor Device"的美国专 利申请第13/934, 992号以及2014年I月15日提交的标题为"Semiconductor Device and Formation Thereof"的美国专利申请第14/155, 793号相关，其全部内容结合于此作为参 考。
本专利技术总体涉及半导体领域，更具体地，涉及FinFET器件。
技术介绍
半导体集成电路（IC)工业已经经历了指数型增长。IC材料和设计中的技术进步 产生了多代1C，其中每一代都具有比前一代更小且更复杂的电路。在IC的演化过程中，功 能密度（即，每芯片面积的互连器件的数量）普遍增加，而几何尺寸（即，使用制造工艺可 制造的最小部件（或线））减小。这种按比例缩小的工艺通常通过提高生产效率和降低相 关成本来提供益处。 这种按比例缩小还增加了处理和制造 IC的复杂度，并且为了实现这些进步，需 要IC处理和制造中的类似发展。例如，已经引入三维晶体管（诸如，鳍式场效应晶体管 (FinFET))来代替平面晶体管。尽管现有的FinFET器件及制造 FinFET器件的方法通常足 以满足它们的预期目的，但是它们并不是在所有方面都完全令人满意。
技术实现思路
根据本专利技术的一个方面，提供了一种鳍式场效应晶体管（FinFET)器件，包括：衬 底，具有第一栅极区域；第一鳍结构，位于第一栅极区域中的衬底上方，第一鳍结构包括： 上部半导体材料构件；下部半导体材料构件，被氧化物部件环绕；和衬层，包裹在下部半导 体材料构件的氧化物部件周围，并且向上延伸以包裹在上部半导体材料构件的下部周围； 以及介电层，与上部半导体材料构件的下部横向邻近，其中，上部半导体材料构件包括既不 与介电层横向邻近也不被衬层包裹的中部。 优选地，该器件还包括：第一高k/金属栅叠件，包裹在上部半导体材料构件上方， 包括包裹在上部半导体材料构件的中部上方。 优选地，衬层包括选自由氮化硅、氮氧化硅和氧化铝组成的组的一种或多种材料。 优选地，介电层的顶面以一距离位于衬层的顶面之上，该距离在约3nm至约IOnm 的范围内；以及介电层的顶面以一距离位于下部半导体材料构件的顶面之上，该距离在约 5nm至约20nm的范围内。 优选地，衬层通过原子层沉积（ALD)来沉积，衬层的厚度在约20A至约60A的范 围内。 优选地，上部半导体材料构件包括外延硅（Si);下部半导体材料构件包括外延硅 锗（SiGe);以及氧化物部件包括氧化硅锗（SiGeO)。 优选地，衬层包括：第一层，包裹在下部半导体材料构件的氧化物部件周围并且向 上延伸以包裹在上部半导体材料构件的下部周围；以及第二层，包裹在第一层上方。 优选地，第一层包括选自由硅和氮氧化硅组成的组的一种或多种材料；第二层 包括选自由氮化硅、氮氧化硅和氧化铝组成的组的一种或多种材料；第一层的厚度在约 10 Λ至约30A的范围内；第二层的厚度在约:2〇A至约60A的范围内；第一层的顶面位 于介电层的顶面下方或者与介电层的顶面处于同一水平面；以及第二层的顶面以一距离位 于介电层的顶面下方，该距离在约3nm至约IOnm的范围内。 优选地，该器件还包括：第二鳍结构，位于第二栅极区域中的衬底上方，第二鳍结 构包括：上部半导体材料构件；中间半导体材料构件；和下部半导体材料构件；衬层，包裹 在下部半导体材料构件周围，并且向上延伸以包裹中间半导体材料构件的下部周围；介电 层，与中间半导体材料构件的中部横向邻近，其中，中间半导体材料构件包括既不与介电层 横向邻近也不被衬层包裹的上部；以及第二高k/金属栅叠层，位于衬底上方，包裹在第二 栅极区域中的上部半导体材料构件以及中间半导体材料构件的上部上方。 优选地，上部半导体材料构件包括外延硅锗（SiGe);中间半导体材料构件包括外 延娃（Si);以及下部半导体材料构件包括外延SiGe。 优选地，该器件还包括：第一源极和漏极（S/D)区域，被衬底上方的第一栅极区域 分隔开；第一鳍结构，在第一 S/D区域中具有凹进的上部半导体材料构件；以及第一源极/ 漏极部件，位于凹进的上部半导体材料构件的顶部上。 优选地，该器件还包括：第一源极和漏极（S/D)区域，被衬底上方的第二栅极区域 分隔开；第二鳍结构，在第二S/D区域中具有凹进的上部半导体材料构件；以及第二源极/ 漏极部件，位于凹进的上部半导体材料构件的顶部上。 根据本专利技术的另一方面，提供了一种鳍式场效应晶体管（FinFET)器件，包括：衬 底，具有η型鳍式场效应晶体管（NFET)区域和p型鳍式场效应晶体管（PFET)区域；第一鳍 结构，位于NFET区域中的衬底上方，第一鳍结构包括：外延硅（Si)层，作为第一鳍结构的上 部；和外延硅锗（SiGe)，并且氧化硅锗（SiGeO)部件位于外延SiGe的外层处，以作为第一 鳍结构的下部；衬层，包裹在SiGeO部件周围，并且向上延伸以包裹在Si层的下部周围；以 及介电层，与Si层的下部横向邻近，其中，上部Si层包括既不与介电层横向邻近也不被衬 层包裹的中部，第二鳍结构，位于PFET区域中的衬底上方，第二鳍结构包括：外延SiGe层， 作为第二鳍结构的上部；外延Si，作为第二鳍结构的中部的；和另一外延SiGe层，作为第二 鳍结构的底部；衬层，包裹在下部SiGe层周围，并且向上延伸以包裹在中部Si层的下部周 围；以及介电层，与中部Si层的上部横向邻近，其中，上部SiGe层既不与介电层横向邻近也 不被衬层包裹。 优选地，衬层包括选自由氮化硅、氮氧化硅和氧化铝所组成的组的一种或多种材 料。 优选地，衬层通过原子层沉积（ALD)沉积，衬层的厚度在约20 A至约60人的范围 内。 优选地，介电层的顶面以一距离位于衬层的顶面之上，该距离在约3nm至约IOnm 的范围内；以及介电层的顶面以一距离位于下部SiGe层的顶面之上，该距离在约5nm至约 20nm的范围内。 优选地，该器件还包括：第一栅极区域，位于第一鳍结构的一部分中；第一高k/金 属栅叠层，位于衬底上方，包裹在第一鳍结构的上部Si层的一部分上方；第一源极和漏极 (S/D)区域，被衬底上方的第一栅极区域分隔开；第一源极/漏极部件，位于第一 S/D区域 中的凹进的上部Si层的顶部上；第二栅极区域，位于第二鳍结构的一部分中；第二高k/金 属栅叠层，位于衬底上方，包裹在第二鳍结构的上部SiGe层以及中部Si层的一部分上方； 第二S/D区域，被衬底上方的第二栅极区域分隔开；以及第二源极/漏极部件，位于凹进的 上部SiGe层的顶部上。 根据本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管(FinFET)器件，包括：衬底，具有第一栅极区域；第一鳍结构，位于所述第一栅极区域中的所述衬底上方，所述第一鳍结构包括：上部半导体材料构件；下部半导体材料构件，被氧化物部件环绕；和衬层，包裹在所述下部半导体材料构件的所述氧化物部件周围，并且向上延伸以包裹在所述上部半导体材料构件的下部周围；以及介电层，与所述上部半导体材料构件的下部横向邻近，其中，所述上部半导体材料构件包括既不与所述介电层横向邻近也不被所述衬层包裹的中部。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：江国诚，冯家馨，张智胜，吴志强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71