SONOS器件结构及形成该器件的方法技术

本发明专利技术提供了一种SONOS器件结构及形成该器件的方法。根据本发明专利技术的SONOS器件结构包括：硅衬底、形成在硅衬底中的源极和漏极、形成在硅衬底上的多层结构的栅极；其中所述栅极从下至上包括：隧穿氧化硅层、氮化硅层、阻挡氧化硅层和多晶硅控制栅，所述隧穿氧化硅层与硅衬底相接触；其中，在多晶硅控制栅侧壁上形成有第一栅极侧墙，在第一栅极侧墙以及隧穿氧化硅层、氮化硅层、阻挡氧化硅层的侧壁上形成有第二栅极侧墙。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种提高擦、写窗口的SONOS器件结构及形成该器件的方法。
技术介绍
快闪存储器(FlashMemory)以其非挥发性(Non-Volatile)的特点在移动电话、数码相机等消费类电子产品和便携式系统中得到广泛的应用。SONOS(Silicon-Oxide-Nitride-Oxide-Silicon，硅/二氧化硅/氮化硅/二氧化硅/硅)型快闪存储器以其工艺简单、操作电压低、数据可靠性高及易于集成到标准CMOS工艺中等优点而被看成是普通浮栅(FloatingGate)型快闪存储器的替代产品。典型的SONOS结构是由硅衬底(S)-隧穿氧化层(O)-电荷存储层氮化硅(N)-阻挡氧化层(O)-多晶硅栅极(S)组成。这种结构利用电子的隧穿来进行编译，空穴的注入来进行数据的擦除。在SONOS中，电荷是存储在一个ONO(Oxide-Nitride-Oxide，二氧化硅/氮化硅/二氧化硅)介质层中的俘获中心里，因而被称为电荷俘获器件。随着工艺技术节点的进步，SONOS器件随工艺节点同时进行着等比例微缩，先进工艺节点下较小的SONOS器件沟道导致存储区域ONO介质膜面积的缩小，从而降低了SONOS器件的擦、写窗口，或者限制了进一步提高SONOS器件单元的微缩能力。现有技术中，针对先进技术节点下较小尺寸的SONOS器件，一系列工艺优化以改善ONO介质层的俘获能力，从而提高SONOS器件的擦、写窗口，或者进一步提高SONOS器件的微缩能力，一直是研究的重点与方向。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够提高擦、写窗口的SONOS器件结构及形成该器件的方法。为了实现上述技术目的，根据本专利技术，提供了一种SONOS器件结构，包括：硅衬底、形成在硅衬底中的源极和漏极、形成在硅衬底上的多层结构的栅极；其中所述栅极从下至上包括：隧穿氧化硅层、氮化硅层、阻挡氧化硅层和多晶硅控制栅，所述隧穿氧化硅层与硅衬底相接触；其中，在多晶硅控制栅侧壁上形成有第一栅极侧墙，在第一栅极侧墙以及隧穿氧化硅层、氮化硅层、阻挡氧化硅层的侧壁上形成有第二栅极侧墙。优选地，第一栅极侧墙的材料为氧化硅。优选地，第一栅极侧墙的厚度介于50A～200A之间。优选地，第二栅极侧墙与硅衬底相接触。优选地，第二栅极侧墙的材料为氮化硅，第二栅极侧墙的厚度介于50A～200A之间。为了实现上述技术目的，根据本专利技术，还提供了一种SONOS器件结构形成方法，其特征在于包括：第一步骤：在硅衬底上依次制备包含隧穿氧化硅层、氮化硅层和阻挡氧化硅层的ONO叠层；第二步骤：在阻挡氧化硅层表面制备多晶硅控制栅，其中多晶硅控制栅在与衬底表面平行的平面上的尺寸小于ONO叠层；第三步骤：在上述器件表面制备第一栅极侧墙材料层；第四步骤：执行自对准刻蚀，刻蚀所述第一栅极侧墙材料层，仅留下多晶硅控制栅侧壁上的第一栅极侧墙材料层，而且刻蚀掉超出多晶硅控制栅侧壁上的第一栅极侧墙材料层的ONO叠层，形成处于ONO叠层上的第一栅极侧墙；第五步骤：在上述器件表面制备第二栅极侧墙材料层，而且自对准刻蚀所述第二栅极侧墙材料层以便在第一栅极侧墙以及隧穿氧化硅层、氮化硅层、阻挡氧化硅层的侧壁上形成第二栅极侧墙；第六步骤：在硅衬底中形成源极和漏极。优选地，第一栅极侧墙材料层是氧化硅层。优选地，所述第一栅极侧墙材料层的厚度介于50A～200A。优选地，第二栅极侧墙材料层是氮化硅层。优选地，所述第二栅极侧墙材料层的厚度介于50A～300A。本专利技术提供的SONSO器件具有在有限面积、尺寸下获得较大的等效沟道长度，从而提高擦、写窗口或进一步可以提高SONOS器件单元的微缩能力。本专利技术工艺比较简单，易于集成，可以用于批量生产。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1示意性地示出了根据本专利技术优选实施例的SONOS器件结构的示意图。图2示意性地示出了根据本专利技术优选实施例的SONOS器件结构形成方法的第一步骤的器件结构示意图。图3示意性地示出了根据本专利技术优选实施例的SONOS器件结构形成方法的第二步骤的器件结构示意图。图4示意性地示出了根据本专利技术优选实施例的SONOS器件结构形成方法的第三步骤的器件结构示意图。图5示意性地示出了根据本专利技术优选实施例的SONOS器件结构形成方法的第四步骤的器件结构示意图。图6示意性地示出了根据本专利技术优选实施例的SONOS器件结构形成方法的第五步骤和第六步骤的器件结构示意图。参考标记说明：101：硅衬底；201：源极；301：漏极；401：多晶硅控制栅；402：隧穿氧化硅层；403：氮化硅层；404：阻挡氧化硅层；501：第一栅极侧墙；502：第二栅极侧墙。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。图1示意性地示出了根据本专利技术优选实施例的SONOS器件结构的示意图。如图1所示，根据本专利技术优选实施例的SONOS器件结构包括：硅衬底101、形成在硅衬底101中的源极201和漏极301、形成在硅衬底101上的多层结构的栅极；其中所述栅极从下至上包括：隧穿氧化硅层402、氮化硅层403、阻挡氧化硅层404和多晶硅控制栅401，所述隧穿氧化硅层402与硅衬底101相接触；其中，在多晶硅控制栅401侧壁上形成有第一栅极侧墙501，在第一栅极侧墙501以及隧穿氧化硅层402、氮化硅层403、阻挡氧化硅层404的侧壁上形成有第二栅极侧墙502。优选地，第一栅极侧墙501的材料为氧化硅。优选地，第一栅极侧墙501的厚度介于50A～200A之间。优选地，第二栅极侧墙502与硅衬底101相接触。而且，优选地，第二栅极侧墙502的材料为氮化硅。优选地，第二栅极侧墙502的厚度介于50A～200A之间。在制造所述的SONOS器件，在栅极两侧ONO膜刻蚀前，增加第一栅极侧墙501沉积，而后通过自对准刻蚀，以二氧化硅的第一栅极侧墙501501作为刻蚀阻挡层保护第一栅极侧墙501下方的隧穿氧化硅层402、氮化硅层403、阻挡氧化硅层404不被刻蚀，从而达到增大沟道中存储膜ONO的有效长度。图2至图6示意性地示出了根据本专利技术优选实施例的SONOS器件结构形成方法的各个步骤的器件结构示意图。如图2至图6所示，根据本专利技术优选实施例的SONOS器件结构形成方法包括：第一步骤：在硅衬底上依次制备包含隧穿氧化硅层402、氮化硅层403和阻挡氧化硅层404的ONO叠层；具体地，通过刻蚀形成所述SONOS器件的具有存储功能的ONO叠层，即隧穿氧化硅层402、氮化硅层403、阻挡氧化硅层404；第二步骤：在阻挡氧化硅层404表面制备多晶硅控制栅401，其中多晶硅控制栅401在与衬底表面平行的平面上的尺寸小于ONO叠层；具体地，通过刻蚀形成所述SONOS器件的多晶硅控制栅401，所述多晶硅栅刻蚀后形成的多晶硅控制栅401的尺寸小于ONO叠层，刻蚀停止在ONO表面的阻挡氧化本文档来自技高网...

【技术保护点】
一种SONOS器件结构，其特征在于包括：硅衬底、形成在硅衬底中的源极和漏极、形成在硅衬底上的多层结构的栅极；其中所述栅极从下至上包括：隧穿氧化硅层、氮化硅层、阻挡氧化硅层和多晶硅控制栅，所述隧穿氧化硅层与硅衬底相接触；其中，在多晶硅控制栅侧壁上形成有第一栅极侧墙，在第一栅极侧墙以及隧穿氧化硅层、氮化硅层、阻挡氧化硅层的侧壁上形成有第二栅极侧墙。

【技术特征摘要】
1.一种SONOS器件结构，其特征在于包括：硅衬底、形成在硅衬底中的源极和漏极、形成在硅衬底上的多层结构的栅极；其中所述栅极从下至上包括：隧穿氧化硅层、氮化硅层、阻挡氧化硅层和多晶硅控制栅，所述隧穿氧化硅层与硅衬底相接触；其中，在多晶硅控制栅侧壁上形成有第一栅极侧墙，在第一栅极侧墙以及隧穿氧化硅层、氮化硅层、阻挡氧化硅层的侧壁上形成有第二栅极侧墙。2.根据权利要求1所述的SONOS器件结构，其特征在于，第一栅极侧墙的材料为氧化硅。3.根据权利要求1或2所述的SONOS器件结构，其特征在于，第一栅极侧墙的厚度介于50A～200A之间。4.根据权利要求1或2所述的SONOS器件结构，其特征在于，第二栅极侧墙与硅衬底相接触。5.根据权利要求1或2所述的SONOS器件结构，其特征在于，第二栅极侧墙的材料为氮化硅，第二栅极侧墙的厚度介于50A～200A之间。6.一种SONOS器件结构形成方法，其特征在于包括：第一步骤：在硅衬底上依次制备包含隧穿氧化硅层、氮化硅层和阻挡氧化硅层的ONO叠层；第二步骤：在阻挡氧化硅层表面制备多晶硅控制栅，其中...

【专利技术属性】
技术研发人员：张强，黄冠群，丁航晨，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31