存储器器件及其形成方法技术

一种器件包括存储器阵列，第一数据线和第二数据线。该存储器阵列包括第一带单元、第一子区和第二子区，其中，第一带单元设置在第一子区和第二子区之间。第一数据线具有第一部分和第二部分，其中，第一数据线的第一部分与第一数据线的第二部分断开，并且第一数据线的第二部分配置为将第一子区耦合至第一输入/输出(I/O)电路。第二数据线和第一数据线的第一部分配置为将第二子区耦合至第一I/O电路。本发明专利技术的实施例还涉及存储器器件及其形成方法。

【技术实现步骤摘要】

本专利技术的实施例涉及存储器器件及其形成方法。
技术介绍
在一些方法中，存储器阵列利用逻辑电路和边缘单元以将独立存储区连接至I/O电路。每个存储区均夹在两个边缘单元之间。每个逻辑电路均夹在两个邻近的存储区之间。由于这种布置，这种存储器阵列的电路面积太大。相应地，增加了存储器阵列中的位线的长度，并且因此增加了存储器阵列中的布线载荷。因此，降低了存储器阵列的性能。
技术实现思路
本专利技术的实施例提供了一种存储器器件，包括：存储器阵列，包括第一带单元、第一子区和第二子区，其中，所述第一带单元布置在所述第一子区和所述第二子区之间；第一数据线，具有第一部分和第二部分，其中，所述第一数据线的所述第一部分与所述第一数据线的所述第二部分断开，并且所述第一数据线的所述第二部分配置为将所述第一子区耦合至第一输入/输出(I/O)电路；以及第二数据线，其中，所述第二数据线和所述第一数据线的第一部分配置为将所述第二子区耦合至所述第一输入/输出(I/O)电路。本专利技术的另一实施例提供了一种存储器器件，包括：第一电源线，具有第一部分和第二部分，其中，所述第一电源线的所述第二部分配置为接收至少一种系统电压；第一行的存储器单元，布置在第一子区中，并且耦合至所述第一电源线的所述第二部分以接收所述至少一种系统电压；第一带单元，布置在所述第一电源线的所述第一部分和所述第一电源线的所述第二部分之间，以将所述第一电源线的所述第一部分和所述第一电源线的所述第二部分断开；第二电源线，耦合至所述第一电源线的所述第一部分，并且配置为接收所述至少一种系统电压；以及第二行的存储器单元，布置在第二子区中，并且耦合至所述第一电源线的所述第一部分。本专利技术的又一实施例提供了一种形成存储器器件的方法，包括：通过第一数据线的第一部分和第二数据线，将存储在存储器阵列的第一子区的选择的存储器单元中的第一数据传送至输入/输出(I/O)电路，其中，通过所述存储器阵列的带单元将所述第一数据线的所述第一部分与所述第一数据线的第二部分断开，并且所述第一数据线的所述第二部分耦合至所述存储器阵列的第二子区和所述输入/输出(I/O)电路；以及使所述输入/输出(I/O)电路的读出放大器能够放大所述第一数据。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据本专利技术的一些实施例的器件的示意图；图2是根据本专利技术的一些实施例的示出图1中的器件的操作的方法的流程图；图3是根据本专利技术的一些实施例的施加在图1中的器件中的信号的波形的示意图；图4A是根据本专利技术的一些其它实施例的器件的示意图；图4B是根据本专利技术的一些其它实施例的图4A中的存储器阵列的电路图；图5是根据本专利技术的一些实施例的器件的示意图；以及图6是根据本专利技术的一些可选实施例的器件的示意图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。在本应用中使用的术语通常具有本领域中和使用每个术语的特定上下文中的它们的普通含义。在本应用中使用的实例(包括此处讨论的任何术语的实例)仅用于说明，并且不以任何方式限制本专利技术的范围和意义或任何示例性术语的范围和意义。同样地，本专利技术不限于本应用中给出的各个实施例。虽然此处可以使用术语“第一”、“第二”等描述各个元件，但是这些元件不应由这些术语限制。这些术语用于区分一个元件与另一个元件。例如，在不背离本专利技术的范围的情况下，第一元件可以被称为第二元件，并且，类似地，第二元件可以被称为第一元件。如此处使用的，术语“和/或”包括一个或多个关联的列出项的任何和全部的组合。现在参照图1。图1是根据本专利技术的一些实施例的器件100的示意图。在一些实施例中，器件100作为具有两个或多个存储区(用于说明，包括如图1所示的子区120和122)的存储器器件。如图1示例性地示出的，器件100包括位线BL1、BLB1、BL2_1和BL2_2、存储器阵列110和输入/输出(I/O)电路160。为了便于理解，图1中示出了存储器阵列110的示意性布局的顶视图。在一些实施例中，存储器阵列110包括子区120和122，并且子区120和122的每个均包括与相应的字线相关的存储器单元的行。为了说明，子区120包括与相应的字线WL0相关的存储器单元120A的行，并且子区122包括与相应的字线WL1相关的存储器单元120B的行。在一些实施例中，本专利技术中的术语“位线”配置为存储器阵列中的数据线。“位线”的各个配置均在本专利技术的预期的范围内。为了简便，为了说明的目的，图1中仅示出了子区120中的一行存储器单元120A和一个相应的字线WL0，并且仅示出了子区122中的一行存储器单元120B和一个相应的字线WL1。每个子区120和122中的不同数目的字线和存储器单元的行均在本专利技术的预期的范围内。在一些实施例中，存储器阵列110还包括带单元140。带单元140布置在存储器阵列110中的子区120和122之间。在一些实施例中，带单元140布置为将位线BL1和BLB1(两个均布置为横跨子区120和122)分隔开。在一些实施例中，位线BL1和BLB1对应于存储器阵列110中的存储器单元(未示出)的列，并且与相同列的存储器单元协同操作。为了说明，位线BL1包括由带单元140分隔开的部分BL1_1和部分BL1_2，并且位线BLB1包括由带单元140分隔开的部分BLB1_1和部分BLB1_2。部分BL1_1和部分BLB1_1对应于子区120中的存储器单元(未示出)的列，并且与相同列的存储器单元协同操作。相应地，部分BL1_2和部分BLB1_2对应于子区122中的存储器单元(未示出)的列，并且与相同列的存储器单元协同操作。在一些实施例中，位于存储器单元120A的行中的存储器单元(如图4B所示的存储器单元440)耦合至部分BL1_1和部分BLB1_1。利用部分BL1_1和部分BLB1_1将存储器单元120A的行中的存储器单元耦合至I/O电路160。相应地，位于子区120中的存储器单元120A的行中的存储器单元能够与I/O电路160协同操作。在一些实施例中，位于存储器单元120B的行中的存储器单元(如图4B所示的存储器单元460)耦合至部分BL1_2和部分BLB1_2。利用部分BL1_2和部分BLB1_2将存储器单元120B的行中的存储器单元通过位线BL2_1和BL2_2耦合至I/O电路160。相应地，位于子区122中的存储器单元120B的行中的存储器单元能够与I/O电路160协同操作。在一些实施例中，本专利技术中的术语“存储器单元”或“选择的存储器单元”本文档来自技高网...

【技术保护点】
一种存储器器件，包括：存储器阵列，包括第一带单元、第一子区和第二子区，其中，所述第一带单元布置在所述第一子区和所述第二子区之间；第一数据线，具有第一部分和第二部分，其中，所述第一数据线的所述第一部分与所述第一数据线的所述第二部分断开，并且所述第一数据线的所述第二部分配置为将所述第一子区耦合至第一输入/输出(I/O)电路；以及第二数据线，其中，所述第二数据线和所述第一数据线的第一部分配置为将所述第二子区耦合至所述第一输入/输出(I/O)电路。

【技术特征摘要】
2015.09.10 US 62/216,894;2016.05.12 US 15/153,6871.一种存储器器件，包括：存储器阵列，包括第一带单元、第一子区和第二子区，其中，所述第一带单元布置在所述第一子区和所述第二子区之间；第一数据线，具有第一部分和第二部分，其中，所述第一数据线的所述第一部分与所述第一数据线的所述第二部分断开，并且所述第一数据线的所述第二部分配置为将所述第一子区耦合至第一输入/输出(I/O)电路；以及第二数据线，其中，所述第二数据线和所述第一数据线的第一部分配置为将所述第二子区耦合至所述第一输入/输出(I/O)电路。2.根据权利要求1所述的存储器器件，其中，所述第二数据线和所述第一数据线用不同的金属线实现。3.根据权利要求1所述的存储器器件，其中，所述第一数据线耦合至所述第一子区中的第一行的存储器单元，并且所述第二数据线耦合至所述第二子区中的第二行的存储器单元。4.根据权利要求3所述的存储器器件，还包括：第一电源线，包括第一部分和第二部分，其中，所述第一电源线的所述第一部分耦合在所述第一行的存储器单元和电源控制模块之间，所述第一电源线的所述第二部分耦合至所述第二行的存储器单元，并且通过所述第一带单元将所述第一电源线的所述第一部分与所述第一电源线的所述第二部分断开；以及第二电源线，耦合在所述第一电源线的所述第二部分和所述电源控制模块之间。5.根据权利要求3所述的存储器器件，其中，所述第二电源线和所述第一电源线用不同的金属线实现。6.根据权利要求3所述的存储器器件，所述第一行的存储器单元和所述第二行的存储器单元具有第一宽度，并且所述第一带单元的宽度小于或等于所述第一宽度的两倍。...

【专利技术属性】
技术研发人员：张琮永，李政宏，郑基廷，廖宏仁，廖忠志，陈炎辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71