一种VDMOS器件及其制作方法技术

本发明专利技术公开了一种VDMOS器件及其制作方法，包括：在衬底上依次制作外延层、栅氧化层和多晶栅极；对位于相邻的所述多晶栅极之间的所述外延层进行第一次注入形成轻掺杂体区；在所述轻掺杂体区内形成源区注入区，所述源区注入区内的元素具有大原子比重大且易激活的属性；按照第一预设时间进行第一次驱入，以形成沟道区；淀积介质层并刻蚀形成重掺杂体区注入窗口，进行第三次注入在所述轻掺杂体区内形成重掺杂体区；按照第二预设时间进行第二次驱入，以增大所述重掺杂体区的体积并确保所述沟道区的长度，用以解决现有技术中优化EAS能力的同时对器件其他参数造成影响的问题。

【技术实现步骤摘要】

本专利技术涉及半导体器件制造
，尤其涉及一种VDMOS器件及其形成方法。
技术介绍
平面VDMOS器件有一个非常重要的参数就是EAS(单脉冲雪崩击穿能量)，雪崩击穿能量标定了器件可以容忍的瞬时过冲电压的安全值，其依赖于雪崩击穿需要消散的能量。在源极和漏极会产生较大电压尖峰的应用环境下，必须要考虑器件的雪崩能量。一般器件的雪崩损坏有两种模式，热损坏和寄生三极管导通损坏。寄生三极管导通损坏是指器件本身存在一个寄生的三极管(外延层-体区-源区)，当器件关断时，源漏间的反向电流流经体区时，产生压降，如果此压降大于寄生三极管的开启电压，则此反向电流会因为三极管的放大作用将寄生三极管导通，导致失控，此时，栅极电压已不能关断VDMOS。现有技术通过将深体区做的过浓或过深以减小体区电阻，达到防止寄生的三极管导通，优化EAS能力的目的，但是深体区距离沟道区较近，这样做会对器件其他参数造成影响，例如出现阔值电压(Vth)升高和漏源击穿电压(BVDss)降低等问题。
技术实现思路
本专利技术实施例提供一种VDMOS器件的制作方法，用以解决现有技术中优化EAS能力的同时对器件其他参数造成影响的问题。为实现上述目的，本专利技术实施例提供了如下技术方案：一种VDMOS器件的制作方法，包括：在衬底上依次制作外延层、栅氧化层和多晶栅极；对位于相邻的所述多晶栅极之间的所述外延层进行第一次注入形成轻掺杂体区；在所述轻掺杂体区内形成源区注入区，所述源区注入区内的元素具有大原子比重大且易激活的属性；按照第一预设时间进行第一次驱入，以形成沟道区；淀积介质层并刻蚀形成重掺杂体区注入窗口，进行第三次注入在所述轻掺杂体区内形成重掺杂体区；按照第二预设时间进行第二次驱入，以增大所述重掺杂体区的体积并确保所述沟道区的长度。其中，所述形成多晶栅极，具体为:在栅氧化层上淀积一层多晶硅层后进行刻蚀，刻穿所述多晶硅层和部分栅氧化层，形成间隔设置的多个多晶栅极。所述在所述轻掺杂体区内形成源区注入区，具体为：在所述第一次注入之后，在位于相邻两个所述多晶栅极之间的所述外延层内进行第二次注入形成初始源区；或，在所述第一次注入之后，涂覆光刻胶并刻蚀形成源区注入窗口，进行第二次注入形成分隔成两部分的源区。所述淀积介质层并刻蚀形成重掺杂体区注入窗口，具体包括：刻蚀所述介质层和所述初始源区，将所述初始源区分隔成两部分的源区。进一步地，若形成N+源区时，注入元素为砷；若形成P+源区时，注入元素为二氟化硼。较佳地，所述第一预设时间与所述第二预设时间之和等于只进行一次轻掺杂体区驱入工艺的驱入时间。较佳地，所述第二预设时间等于所述第一预设时间。进一步地，所述按照第一预设时间进行第一次驱入，包括:按照第一预设时间和第一预设温度，对所述轻掺杂体区进行驱入；所述第一预设时间为60～100分钟；所述第一预设温度1100～1200摄氏度。其中，所述按照第二预设时间进行第二次驱入，包括:按照第二预设时间和第二预设温度，对所述重掺杂深体区进行驱入；所述第二预设时间为60～100分钟；所述第二预设温度为1100～1200摄氏度。基于上述VDMOS器件的制作方法，本专利技术实施例还提供一种VDMOS器件，所述VDMOS器件通过如权利要求1～9任一项所述的VDMOS器件的制作方法得到。在本专利技术的技术效果是：一方面采用两次注入和驱入的方式制作了轻掺杂体区和重掺杂体区，因为第二次驱入增大重掺杂体区的体积，进而增大重掺杂体区在整个体区的比重，从而减小了体区的电阻率，使得体区电阻减小；另一方面通过对两次驱入时间的控制确保了器件沟道区的长度，从而在减小体区电阻的同时不对其他的电性参数造成影响。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的VDMOS器件制作方法流程图；图2a至图2g是本专利技术实施例提供的VDMOS器件的形成方法各步骤对应的剖面结构示意图；图3a和图3b是本专利技术实施例提供的VDMOS器件源区的另一种制作方法。具体实施方式为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步地详细描述，显然，所描述的实施例仅仅是本专利技术一部份实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。半导体的类型由半导体中多数载流子决定，如果多数载流子为空穴，则为P型，重掺杂的为P+型，轻掺杂的为P-型；如果多数载流子为电子，则为N型，重掺杂的为N+型，轻掺杂的为N-型。图1为本专利技术VDMOS器件的制作方法的一个实施例流程图，本实施例的方法包括：步骤S101：在衬底上依次制作外延层、栅氧化层和多晶栅极；步骤S102：对位于相邻的所述多晶栅极之间的所述外延层进行第一次注入形成轻掺杂体区；步骤S103：在所述轻掺杂体区内形成源区注入区，所述源区注入区内的元素具有大原子比重大且易激活的属性；步骤S104：按照第一预设时间进行第一次驱入，以形成沟道区；步骤S105：淀积介质层并刻蚀形成重掺杂体区注入窗口，进行第三次注入在所述轻掺杂体区内形成重掺杂体区；步骤S106：按照第二预设时间进行第二次驱入，以增大所述重掺杂体区的体积并确保所述沟道区的长度。其中，所述形成多晶栅极，具体为：在栅氧化层上淀积一层多晶硅层后进行刻蚀，刻穿所述多晶硅层和部分栅氧化层，形成间隔设置的多个多晶栅极。部分栅氧化层的作用是一方面因为源区注入为大原子As或者BF2，必须要将氧化层刻蚀掉一部分，减小对源区注入离子的阻挡；另一方面可以保护外延层表面，减少注入过程中对外延层表面带来的损伤。所述在所述轻掺杂体区内形成源区注入区有两种形成方法，一种方法是：在所述第一次注入之后，在位于相邻两个所述多晶栅极之间的所述外延层内进行第二次注入形成初始源区，再通过刻穿初始源区将其分隔成两部分，形成源区；另一种方法是：在所述第一次注入之后，涂覆光刻胶并刻蚀形成源区注入窗口，进行第二次注入形成分隔成两部分的源区。源区形成的方式有多种，在本实施例中的第二种方法，其源区形成过程相对简单，无需进行光刻确定源区注入窗口，减少工艺过程和工艺成本。在本实施例中，一方面采用两次注入和驱入的方式制作了轻掺杂体区和重掺杂体区，因为第二次驱入增大重掺杂体区的体积，进而增大重掺杂体区在整个体区的比重，从而减小了体区的电阻率，使得体区电阻减小；另一方面通过对两次驱入时间的控制确保了器件沟道区的长度，从而在减小体区电阻的同时不对其他的电性参数造成影响。现有技术中仅在形成轻掺杂体区时进行驱入，在形成重掺杂体区时为避免对沟道宽度的影响而不进行驱入。本实施例中恰对轻掺杂体区和重掺杂体区均进行驱入，通过控制两次驱入时间来实现减小体区电阻并确保沟道长度。两次驱入时间的具体设定需根据具体场景来进行。实施例中确保沟道长度也是视具体应用场景而定。为了更好的理解本专利技术，以下结合参考图2a至图2g的又一实施例提供了一种VDMOS器件的形成方法，图2a至图2g示出了本实施例所本文档来自技高网...

【技术保护点】
一种VDMOS器件的制作方法，其特征在于，包括：在衬底上依次制作外延层、栅氧化层和多晶栅极；对位于相邻的所述多晶栅极之间的所述外延层进行第一次注入形成轻掺杂体区；在所述轻掺杂体区内形成源区注入区，所述源区注入区内的元素具有大原子比重大且易激活的属性；按照第一预设时间进行第一次驱入，以形成沟道区；淀积介质层并刻蚀形成重掺杂体区注入窗口，进行第三次注入在所述轻掺杂体区内形成重掺杂体区；按照第二预设时间进行第二次驱入，以增大所述重掺杂体区的体积并确保所述沟道区的长度。

【技术特征摘要】
1.一种VDMOS器件的制作方法，其特征在于，包括：在衬底上依次制作外延层、栅氧化层和多晶栅极；对位于相邻的所述多晶栅极之间的所述外延层进行第一次注入形成轻掺杂体区；在所述轻掺杂体区内形成源区注入区，所述源区注入区内的元素具有大原子比重大且易激活的属性；按照第一预设时间进行第一次驱入，以形成沟道区；淀积介质层并刻蚀形成重掺杂体区注入窗口，进行第三次注入在所述轻掺杂体区内形成重掺杂体区；按照第二预设时间进行第二次驱入，以增大所述重掺杂体区的体积并确保所述沟道区的长度。2.根据权利要求1所述的VDMOS器件的制作方法，其特征在于，所述形成多晶栅极，具体为:在栅氧化层上淀积一层多晶硅层后进行刻蚀，刻穿所述多晶硅层和部分栅氧化层，形成间隔设置的多个多晶栅极。3.根据权利要求1所述的VDMOS器件的制作方法，其特征在于，所述在所述轻掺杂体区内形成源区注入区，具体为：在所述第一次注入之后，在位于相邻两个所述多晶栅极之间的所述外延层内进行第二次注入形成初始源区；或，在所述第一次注入之后，涂覆光刻胶并刻蚀形成源区注入窗口，进行第二次注入形成分隔成两部分的源区。4.根据权利要求3所述的VDMOS器件的制作方法，其特征在于，所述淀积介质层并刻蚀形成重掺杂体区注入窗口，具体...

【专利技术属性】
技术研发人员：赵文魁，赵圣哲，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11