【技术实现步骤摘要】
本公开总体涉及受限源极/漏极外延区域及其形成方法。
技术介绍
1、ic材料和设计的技术进步已经产生了几代ic，其中每一代都具有比前一代更小和更复杂的电路。在ic演进的过程中，功能密度(即每芯片面积的互连器件的数目)通常增加，而几何尺寸(例如，可以使用制造工艺产生的最小组件(或线))减小。这种缩小过程通常通过提高生产效率和降低相关成本来提供益处。
2、这种缩小还增加了处理和制造ic的复杂性，并且为了实现这些进步，需要ic工艺和制造的类似发展。例如，已经引入了诸如鳍式场效应晶体管(finfet)之类的三维晶体管来代替平面晶体管。尽管现有的finfet器件和制造finfet器件的方法通常已经足够用于它们的预期目的，但它们不是在所有方面都完全令人满意。例如，用于诸如核(逻辑)电路和静态随机存取存储器(sram)电路之类的不同电路的finfet可能具有不同的设计，并且从相邻的鳍生长的源极/漏极外延区域可能需要合并以用于一些电路(例如，逻辑电路)，并且需要彼此分离以用于其他电路(例如，sram电路)。然而，为了节省制造成本，同时进行不同的外延区域。这导致难以选择性地使得外延区域合并以用于一些电路，并且不合并以用于其他电路。
技术实现思路
1、根据本公开的一个实施例，提供了一种用于形成集成电路器件的方法，包括：形成延伸到半导体衬底中的隔离区域；使所述隔离区域凹陷，其中，所述隔离区域之间的半导体区域形成半导体鳍；在所述隔离区域和所述半导体鳍上形成第一电介质层；在所述第一电介质层上方形成
2、根据本公开的另一实施例，提供了一种集成电路器件，包括：半导体衬底；隔离区域，位于所述半导体衬底的主体部分之上；半导体条带，位于所述隔离区域的相对部分之间；第一电介质鳍和第二电介质鳍，位于所述半导体条带的相反侧；以及半导体区域，位于所述半导体条带之上并与所述半导体条带接触，其中，所述半导体区域横向延伸超出所述半导体条带的边缘而与所述第一电介质鳍和所述第二电介质鳍接触。
3、根据本公开的又一实施例，提供了一种集成电路器件，包括：半导体衬底；浅沟槽隔离区域，延伸至所述半导体衬底中；电介质层，位于所述浅沟槽隔离区域之上并与所述浅沟槽隔离区域接触；第一电介质区域，包括：第一部分，延伸至所述电介质层中；以及第二部分，突出高于所述电介质层；以及半导体区域，与所述第一电介质区域的所述第二部分的侧壁接触，其中，所述半导体区域的第一部分与所述电介质层的一部分重叠。
本文档来自技高网...【技术保护点】
1.一种用于形成集成电路器件的方法，包括：
2.根据权利要求1所述的方法，其中，使所述第一电介质层凹陷包括：蚀刻所述第一电介质层，其中，在所述第一电介质层被蚀刻时，所述第二电介质层暴露于用于蚀刻所述第一电介质层的相同蚀刻化学品。
3.根据权利要求1所述的方法，还包括：形成栅极堆叠，其中，所述突出的电介质鳍和所述突出的半导体鳍之间具有间隙，并且所述栅极堆叠的栅极电极和栅极电介质延伸到所述间隙中。
4.根据权利要求1所述的方法，其中，在使所述第一电介质层凹陷之后，所述突出的电介质鳍和所述突出的半导体鳍的顶表面彼此共面。
5.根据权利要求1所述的方法，其中，所述第一电介质层与所述隔离区域的下面部分彼此接触，它们之间具有可区分的界面。
6.根据权利要求1所述的方法，其中，形成所述隔离区域包括可流动化学气相沉积FCVD，并且形成所述第一电介质层包括原子层沉积ALD。
7.根据权利要求1所述的方法，其中，所述外延半导体区域不具有与所述突出的电介质鳍重叠的任何部分。
8.根据权利要求1所述的方法，其中，所述外延
9.一种集成电路器件，包括：
10.一种集成电路器件，包括：
...【技术特征摘要】
1.一种用于形成集成电路器件的方法，包括：
2.根据权利要求1所述的方法，其中，使所述第一电介质层凹陷包括：蚀刻所述第一电介质层，其中，在所述第一电介质层被蚀刻时，所述第二电介质层暴露于用于蚀刻所述第一电介质层的相同蚀刻化学品。
3.根据权利要求1所述的方法，还包括：形成栅极堆叠，其中，所述突出的电介质鳍和所述突出的半导体鳍之间具有间隙，并且所述栅极堆叠的栅极电极和栅极电介质延伸到所述间隙中。
4.根据权利要求1所述的方法，其中，在使所述第一电介质层凹陷之后，所述突出的电介质鳍和所述突出的半导体鳍的顶表面彼此共面。
5.根据权利要求1所述的方法，其中，所述第一电介质层与所述...
【专利技术属性】
技术研发人员：游政卫，郭紫微，杨宗熺，周立维，游明华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。