【技术实现步骤摘要】
本专利技术涉及半导体制造，特别是涉及一种改善栅氧化层质量的方法。
技术介绍
1、栅氧化层是控制mos器件沟道载流子输运的重要结构之一，高质量的栅氧化层对于控制载流子输运至关重要。而决定栅氧化膜质量的主要因素包括界面陷阱电荷(qit)、氧化层缺陷电荷(qot)、氧化层固定电荷(qf)和可动离子电荷(qm)等缺陷。界面缺陷电荷(qit)集中存在于硅衬底与氧化膜的界面处，起源于衬底si和sio2氧化膜的界面处悬挂键，这种结构缺陷成为电子或空穴的复合中心，进而造成mos器件的阈值电压漂移。而氧化层固定电荷是由于未完全氧化的硅导致正的界面电荷。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种改善栅氧化层质量的方法，用于改善现有的栅氧化层质量较差的问题。
2、为实现上述目的及其他相关目的，本专利技术提供一种改善栅氧化层质量的方法，所述方法包括：
3、提供表面形成有垫氧化层的半导体衬底；
4、通过离子注入工艺于所述半导体衬底内形成n型阱与p型阱；
5、于所述n型阱及所述p型阱内注入硅离子；
6、去除所述垫氧化层；
7、于所述半导体衬底的表面形成栅氧化层；
8、对所述栅氧化层进行氧离子掺杂，并进行退火处理。
9、可选地，所述硅离子的注入能量为1kev～5kev，注入剂量为1e13/cm2～5e16/cm2，注入角度为0°～7°。
10、可选地，所述氧离子掺杂为等离
11、可选地，所述等离子体氧掺杂的掺杂温度为25℃～450℃，掺杂剂量为1e14/cm2～1e16/cm2。
12、可选地，在进行退火处理时，退火采用长温退火。
13、可选地，退火温度为500℃～1000℃，退火时间为0min～5min。
14、可选地，所述栅氧化层的厚度为5埃～100埃。
15、可选地，所述垫氧化层的厚度为10埃～200埃。
16、可选地，所述半导体衬底内还形成有浅沟槽隔离结构，且所述浅沟槽隔离结构将所述半导体衬底分为nmos区域及pmos区域。
17、可选地，所述p型阱位于所述nmos区域；所述n型阱位于所述pmos区域。
18、如上所述，本专利技术的改善栅氧化层质量的方法，首先对阱区(n型阱区及p型阱区)注入硅离子，注入硅离子时由于垫氧化层(pad ox)的存在，能够控制注入的硅存在于较浅的半导体衬底表面，之后去除垫氧化层，而去除垫氧化层后留在半导体衬底表面的硅离子为栅氧化层的生长提供了更多反应物，从而能够提高栅氧化层的密度，进而提升栅氧化层质量；而且，在栅氧化层生长后，通过注入等离子体氧离子来中和栅氧化层中存在的氧化层固定电荷，再通过退火处理将注入的氧离子与附近的硅原子键合，并且等离子体氧掺杂不会对栅氧化层造成损伤。通过上述方式能够达到整体改善栅氧化层质量的目的。
本文档来自技高网...【技术保护点】
1.一种改善栅氧化层质量的方法，其特征在于，所述方法包括：
2.根据权利要求1所述的改善栅氧化层质量的方法，其特征在于，所述硅离子的注入能量为1KeV～5KeV，注入剂量为1E13/cm2～5E16/cm2，注入角度为0°～7°。
3.根据权利要求1所述的改善栅氧化层质量的方法，其特征在于，所述氧离子掺杂为等离子体氧掺杂。
4.根据权利要求3所述的改善栅氧化层质量的方法，其特征在于，所述等离子体氧掺杂的掺杂温度为25℃～450℃，掺杂剂量为1E14/cm2～1E16/cm2。
5.根据权利要求1所述的改善栅氧化层质量的方法，其特征在于，在进行退火处理时，退火采用长温退火。
6.根据权利要求5所述的改善栅氧化层质量的方法，其特征在于，退火温度为500℃～1000℃，退火时间为0min～5min。
7.根据权利要求1所述的改善栅氧化层质量的方法，其特征在于，所述栅氧化层的厚度为5埃～100埃。
8.根据权利要求8所述的改善栅氧化层质量的方法，其特征在于，所述垫氧化层的厚度为10埃～200埃。
<...【技术特征摘要】
1.一种改善栅氧化层质量的方法，其特征在于，所述方法包括：
2.根据权利要求1所述的改善栅氧化层质量的方法，其特征在于，所述硅离子的注入能量为1kev～5kev，注入剂量为1e13/cm2～5e16/cm2，注入角度为0°～7°。
3.根据权利要求1所述的改善栅氧化层质量的方法，其特征在于，所述氧离子掺杂为等离子体氧掺杂。
4.根据权利要求3所述的改善栅氧化层质量的方法，其特征在于，所述等离子体氧掺杂的掺杂温度为25℃～450℃，掺杂剂量为1e14/cm2～1e16/cm2。
5.根据权利要求1所述的改善栅氧化层质量的方法，其特征在于，在进行退火处理时，退火采用长温退火。
6.根据权利要...
【专利技术属性】
技术研发人员：张强强，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。