【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路制造方法，特别涉及一种双大马士革工艺方法。
技术介绍
1、基于金属硬掩膜的在沟槽级的部分沟槽先刻蚀(partial trench first attrench level)型双大马士革铜工艺被用于较小工艺节点的开发平台后段互连布线的制备，其以tin作为金属线的图形转移层以及通孔(via)开口和沟槽(trench)刻蚀(etch)即一体化刻蚀(aio etch)时的自对准硬掩膜，可刻蚀形成via开口和trench图形，同时为防止aio etch时对下层金属的损伤，该节点新增三层刻蚀停止层(esl)，即氧化铝(alo)、掺氧碳化硅层(odc)和氮化铝(aln)，在aio etch之后，首先将硬掩膜tin湿法去除，再依次通过湿法刻蚀(wet)-干法刻蚀(dry)-wet的方式将alo/odc/aln去除。但是，aio etch时晶圆中心和边缘存在一定的不均匀性，一方面边缘tin的生长厚度相对较薄，另一方面，边缘刻蚀气体对tin和下层层间膜的低介电常数(low-k，lk)层的刻蚀选择比较低，也即二者刻蚀速率接近而不容易实现选择性刻蚀，使得晶圆边缘薄弱点的tin易被消耗，导致via与旁边金属线图形桥连，形成电路短路，大大降低芯片良率。若在aio etch之前，金属线尺寸偏大或via形状偏锥形，会加剧这种短路现象的发生。
2、如图1所示，是现有双大马士革工艺方法的流程图；如图2a至图2h所示，是现有双大马士革工艺方法各步骤中的器件结构示意图；现有双大马士革工艺方法包括如下步骤：
3、如
4、图2a中，采用esl表示所述第一刻蚀停止层101，采用alox表示所述氧化铝层101c，采用odc表示所述第一掺氧碳化硅层101b，采用aln表示氮化铝层101a，还显示了alox、odc和aln的厚度分别为和即esl(alox 50a/odc 50a/aln25a)
5、所述金属硬掩膜层105的材料包括tin，图2a中，所述金属硬掩膜层105也采用tin表示。
6、在所述金属硬掩膜层105和所述层间膜103之间还形成有无氮抗反射涂层(nfdarc)104。图2a中，所述无氮抗反射涂层104也采用nfdarc表示，图2a中还是显示了所述无氮抗反射涂层104为
7、在所述金属硬掩膜层105的表面还形成有第一氧化层106。所述第一氧化层106采用pecvd工艺形成且硅源采用teos，故所述第一氧化层106为teos氧化，图2a中，所述第一氧化层106也采用teos表示。
8、所述层间膜103包括低介电常数(lk)层。在半导体制造领域中，低介电常数层通常是指介电常数低于氧化硅的介电常数的介质层。在一些较佳实施例中，所述层间膜103采用超低介电常数(ulk)材料，图2a中，所述层间膜103也采用ulk表示，图2a中还显示了所述层间膜103的厚度为
9、在所述氧化铝层101c和所述低介电常数层之间还形成有底部氧化硅层102。
10、所述底部氧化硅层102采用pecvd工艺形成且硅源采用teos。图2a中，所述底部氧化硅层102也采用teos表示。图2a中还显示了所述底部氧化硅层102的厚度为
11、
12、所述底层结构包括底层层间膜以及底层金属层，后续形成的各所述通孔112和底部的所述底层金属层接触。
13、如图2a所示，对所述金属硬掩膜层105进行第一次图形化刻蚀以将沟槽108形成区域打开。
14、如图2b所示，形成通孔硬掩膜层107并对所述通孔硬掩膜层107进行第二次图形化刻蚀以将通孔112形成区域打开。
15、图2b中，通孔硬掩膜层107也采用via hm表示。
16、所述通孔硬掩膜层107包括依次叠加第二氧化层107a、第二掺氧碳化硅层107b和第三氧化层107c。
17、所述第三氧化层107c作为盖帽层(cap)。
18、所述第二氧化层107a的表面平坦，所述第二氧化层107a将所述金属硬掩膜层105的打开区域完全填充并覆盖在所述金属硬掩膜层105的表面上。
19、在所述第二次图形化刻蚀中，所述第二氧化层107a作为刻蚀停止层。
20、所述第二氧化层107a采用低温氧化(lto)工艺形成。和高温氧化工艺中是利用高温对硅之间进行氧化形成氧化层不同，低温氧化工艺是在化合物的分解温度下利用化合物的分解和重新组合形成氧化，这种化合物的分解温度会低于直接对硅进行热氧化所需要的温度。
21、步骤s101、aio etch即进行一体化刻蚀，如图2c所示，一体化刻蚀在所述层间膜103中同时形成沟槽108和通孔开口109，所述一体化刻蚀停止在所述氧化铝层101c的表面，所述通孔硬掩膜层107在所述一体化刻蚀中被去除，所述通孔开口109底部的所述氧化铝层101c的表面暴露。
22、步骤s102、tin remove即去除(remove)所述金属硬掩膜层105，如图2d所示，采用湿法刻蚀去除所述金属硬掩膜层105。
23、步骤s103、alo remove即去除所述氧化铝层101c。如图2e所示，采用湿法刻蚀去除所述通孔开口109底部暴露的所述氧化铝层101c。
24、步骤s104、odc etch即刻蚀所述第一掺氧碳化硅层101b；如图2f所示，采用干法刻蚀去除所述通孔开口109底部暴露的所述第一掺氧碳化硅层101b。由于所述第一掺氧碳化硅层101b和所述层间膜103即低介电常数层如sioch材料的刻蚀选择性差，如在刻蚀所述第一掺氧碳化硅层101b时，在一些区域如虚线圈110所示区域中的所述层间膜103会产生较多损耗，使得使得该区域的通孔开口109和邻近的沟槽108互相连通。
25、步骤s105、aln remove即去除所述氮化铝层101a。如图2g所示，采用湿法刻蚀工艺去除所述氮化铝层101a。
26、步骤s106、cu ecp and cmp即采用电镀工艺形成金属层如cu层并对cu层进行化学机械研磨(cmp)。如图2h所示，金属层将所述沟槽108和所述通孔开口109填充，由填充于所述沟槽108中的所述金属层组成金属线111，由填充于所述通孔开口109中的所述金属层组成通孔112。可以看出，虚线圈110所示区域中，通孔112和邻近的金属线111短接。
技术实现思路
1、本专利技术所要解决的技术问题是提供一种双大马士革工艺方法，能在去除一体化刻蚀所采用的刻蚀停止层即第一刻蚀停止层时防止对层间膜产生损耗，从而能防止由于层间膜的损耗而产生的通孔和邻近的金属图形短接的缺陷。
2、为解决上述技术问题，本专利技术提供的双大马士革工艺方法包本文档来自技高网...
【技术保护点】
1.一种双大马士革工艺方法，其特征在于，包括如下步骤：
2.如权利要求1所述的双大马士革工艺方法，其特征在于：所述金属硬掩膜层的材料包括TiN。
3.如权利要求2所述的双大马士革工艺方法，其特征在于：在所述金属硬掩膜层和所述层间膜之间还形成有无氮抗反射涂层。
4.如权利要求3所述的双大马士革工艺方法，其特征在于：在所述金属硬掩膜层的表面还形成有第一氧化层。
5.如权利要求4所述的双大马士革工艺方法，其特征在于：所述第一氧化层采用PECVD工艺形成且硅源采用TEOS。
6.如权利要求1所述的双大马士革工艺方法，其特征在于：所述层间膜包括低介电常数层。
7.如权利要求6所述的双大马士革工艺方法，其特征在于：在所述氧化铝层和所述低介电常数层之间还形成有底部氧化硅层。
8.如权利要求7所述的双大马士革工艺方法，其特征在于：所述底部氧化硅层采用PECVD工艺形成且硅源采用TEOS。
9.如权利要求1所述的双大马士革工艺方法，其特征在于：所述通孔硬掩膜层包括依次叠加第二氧化层、第二掺氧碳化硅层和第
10.如权利要求9所述的双大马士革工艺方法，其特征在于：所述第二氧化层采用低温氧化工艺形成。
11.如权利要求1所述的双大马士革工艺方法，其特征在于：所述底层结构包括底层层间膜以及底层金属层，各所述通孔和底部的所述底层金属层接触。
12.如权利要求1所述的双大马士革工艺方法，其特征在于：所述金属层的材料包括铜。
13.如权利要求12所述的双大马士革工艺方法，其特征在于：采用铜电镀工艺形成所述金属层，之后采用化学机械研磨工艺对所述金属层进行平坦化。
14.如权利要求1所述的双大马士革工艺方法，其特征在于：所述通孔位于所述金属线的部分区域的底部。
...【技术特征摘要】
1.一种双大马士革工艺方法，其特征在于，包括如下步骤：
2.如权利要求1所述的双大马士革工艺方法，其特征在于：所述金属硬掩膜层的材料包括tin。
3.如权利要求2所述的双大马士革工艺方法，其特征在于：在所述金属硬掩膜层和所述层间膜之间还形成有无氮抗反射涂层。
4.如权利要求3所述的双大马士革工艺方法，其特征在于：在所述金属硬掩膜层的表面还形成有第一氧化层。
5.如权利要求4所述的双大马士革工艺方法，其特征在于：所述第一氧化层采用pecvd工艺形成且硅源采用teos。
6.如权利要求1所述的双大马士革工艺方法，其特征在于：所述层间膜包括低介电常数层。
7.如权利要求6所述的双大马士革工艺方法，其特征在于：在所述氧化铝层和所述低介电常数层之间还形成有底部氧化硅层。
8.如权利要求7所述的双大马士革工艺方法，其特征在于：...
【专利技术属性】
技术研发人员：雷金霞，赵保军，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。